用于增加带宽并减少存储器信号中的干扰的电路的制作方法
1.本公开的实施例大体上涉及存储器子系统，且更具体地说，涉及用于增加带宽并减少存储器信号中的干扰(例如符号间干扰(isi))的电路。
背景技术：
2.存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置及易失性存储器装置。大体上说，主机系统可利用存储器子系统将数据存储于存储器装置处及从存储器装置检索数据。
附图说明
3.将从下文所给出的详细描述及从本公开的各种实施例的随附图式更充分地理解本公开。
4.图1说明根据本公开的一些实施例的包含存储器子系统的实例计算系统。
5.图2说明根据本公开的一些实施例的用于增加带宽并减少存储器信号中的干扰的实例电路。
6.图3说明根据本公开的一些实施例的用于增加带宽并减少存储器信号中的干扰的实例电路。
7.图4为根据本公开的一些实施例的用以增加带宽并减少存储器信号中的干扰的实例方法的流程图。
8.图5为本公开的实施例可操作于其中的实例计算机系统的框图。
具体实施方式
9.本公开的方面涉及用于增加带宽并减少存储器信号中的干扰的电路。存储器子系统可为存储装置、存储器模块，或存储装置与存储器模块的混合。存储装置及存储器模块的实例在下文结合图1加以描述。大体上说，主机系统可利用包含一或多个存储器组件(在下文中也称为“存储器装置”)的存储器子系统。主机系统可提供待存储于存储器子系统处的数据且可请求待从存储器子系统检索的数据。
10.在存储器子系统的操作期间，存储器子系统的存储器组件可接收及处理通过存储器子系统的处理装置发送到存储器组件的信号(例如控制信号)。举例来说，存储器组件可在将数据(例如由主机系统提供的数据)编程到存储器组件以供存储于存储器组件处时及/或在感测存储于存储器组件处的数据时利用此类信号。然而，此类信号可包含可减少由存储器组件接收到的信号的干扰，例如符号间干扰(isi)。此干扰可由例如可能在信号从处理装置中转到存储器组件时出现的通道损耗(例如高频通道损耗)造成。另外，在给定信号处理技术中的较高数据速率下，接收器架构的内部节点可为带宽受限的。
11.常规存储器子系统的存储器组件可包含具有比较器电路的接收器(例如单端或差分)以接收及处理来自存储器子系统的处理装置的信号。然而，此接收器可能未减少由通道
损耗造成的信号的isi，且可具有频率限制。为减少此干扰，常规存储器子系统可使用具有源退化频率峰化的电流模式逻辑(cml)缓冲器。然而，在给定技术及供应约束的情况下，归因于难以将来自nmos及pmos差分对的信号一起加回cml拓朴中，因此可能难以在cml逻辑中形成中心分接头终端兼容的比较器。
12.本公开的方面通过在存储器子系统的存储器组件的接口(例如接收器)处将频率峰化电阻电容(rc)电路耦合(例如添加)到比较器电路(例如到比较器电路的负载)来解决上述及其它不足。此rc电路可减少从存储器子系统的处理装置接收到的信号中的干扰(例如isi)，包含可由通道损耗造成的干扰。另外，此rc电路可通过例如增加比较器电路内的信号的速度来增加通过存储器组件处理接收到的信号的速度。举例来说，此rc电路可通过增加比较器电路的最大数据速率操作来增加处理接收到的信号的速度。
13.图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如存储器装置140)、一或多个非易失性存储器装置(例如存储器装置130)或此类装置的组合。
14.存储器子系统110可为存储装置、存储器模块，或存储装置与存储器模块的混合。存储装置的实例包含固态驱动器(ssd)、快闪驱动器、通用串行总线(usb)快闪驱动器、嵌入式多媒体控制器(emmc)驱动器、通用快闪存储(ufs)驱动器、安全数字(sd)卡及硬盘驱动器(hdd)。存储器模块的实例包含双列直插式存储器模块(dimm)、小型dimm(so-dimm)及各种类型的非易失性双列直插式存储器模块(nvdimm)。
15.计算系统100可为计算装置，例如桌上型计算机、膝上型计算机、网络服务器、移动装置、交通工具(例如飞机、无人机、火车、汽车或其它运输工具)、具备物联网(iot)功能的装置、嵌入式计算机(例如交通工具、工业设备或联网商业装置中所包含的嵌入式计算机)，或包含存储器及处理装置的此计算装置。
16.计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与......耦合”通常是指组件之间的连接，其可为间接通信连接或直接通信连接(例如无介入组件)，无论是有线的还是无线的，包含例如电连接、光学连接、磁性连接等的连接。
17.主机系统120可包含处理器芯片组及由处理器芯片组执行的软件堆叠。处理器芯片组可包含一或多个核心、一或多个高速缓冲存储器、存储器控制器(例如nvdimm控制器)及存储协议控制器(例如pcie控制器、sata控制器)。举例来说，主机系统120使用存储器子系统110以将数据写入到存储器子系统110及从存储器子系统110读取数据。
18.主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含(但不限于)开放式nand快闪接口(onfi)、串行高级技术附接(sata)接口、快捷外围组件互连(pcie)接口、通用串行总线(usb)接口、光纤通道、串行附接scsi(sas)、小型计算机系统接口(scsi)、双列直插式存储器模块(dimm)接口(例如支持双数据速率(ddr)的dimm插口接口)、通用快闪存储(ufs)等。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过pcie接口与主机系统120耦合时，主机系统120可进一步利用快捷nvm(nvme)接口存取存储器组件(例如存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据及其它信号的接口。图1
说明存储器子系统110作为实例。大体上说，主机系统120可经由相同通信连接、多个单独通信连接及/或通信连接的组合存取多个存储器子系统。
19.存储器装置130、140可包含不同类型的非易失性存储器装置及/或易失性存储器装置的任何组合。易失性存储器装置(例如存储器装置140)可为(但不限于)随机存取存储器(ram)，例如动态随机存取存储器(dram)及同步动态随机存取存储器(sdram)。
20.非易失性存储器装置(例如存储器装置130)的一些实例包含与非(nand)型快闪存储器，例如三维交叉点(“3d交叉点”)装置，其为非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉栅格数据存取阵列基于体电阻的改变来进行位存储。另外，与许多基于快闪的存储器相比，交叉点非易失性存储器可进行就地写入操作，其中可在先前未擦除非易失性存储器单元的情况下对所述非易失性存储器单元进行编程。nand型快闪存储器包含例如二维nand(2d nand)及三维nand(3d nand)。
21.存储器组件130中的每一者可包含存储器单元的一或多个阵列。一种类型的存储器单元(例如单级单元(slc))可每单元存储一个位。其它类型的存储器单元(例如多级单元(mlc)、三级单元(tlc)、四级单元(qlc)及五级单元(plc))可每单元存储多个位。在一些实施例中，存储器装置130中的每一者可包含存储器单元(例如slc、mlc、tlc、qlc或此类存储器单元的任何组合)的一或多个阵列。在一些实施例中，特定存储器装置可包含存储器单元的slc部分及mlc部分、tlc部分、qlc部分或plc部分两者。存储器装置130的存储器单元可经分组为可指用于存储数据的存储器装置的逻辑单元的页。在一些类型的存储器(例如nand)的情况下，页可经分组以形成块。
22.尽管描述例如非易失性存储器单元及nand型存储器(例如2d nand、3d nand)的3d交叉点阵列的非易失性存储器组件，但存储器装置130可基于任何其它类型的非易失性存储器或存储装置，例如只读存储器(rom)、相变存储器(pcm)、自选择存储器、其它硫族化物类存储器、铁电晶体管随机存取存储器(fetram)、铁电随机存取存储器(feram)、磁性随机存取存储器(mram)、自旋转移力矩(stt)-mram、导电桥接ram(cbram)、电阻式随机存取存储器rram、氧化物类rram(oxram)、或非(nor)快闪存储器及电可擦除可编程只读存储器(eeprom)。
23.存储器子系统控制器115(或出于简单起见，控制器115)可与存储器装置130通信以进行操作，例如读取存储器装置130处的数据、写入所述数据或擦除所述数据及其它此类操作。存储器子系统控制器115可包含硬件，例如一或多个集成电路及/或离散组件、缓冲器存储器或其组合。硬件可包含具有执行本文中所描述的操作的专用(例如硬编码)逻辑的数字电路。控制器115可为微控制器、专用逻辑电路(例如现场可编程门阵列(fpga)、专用集成电路(asic)等)或其它合适的处理器。
24.存储器子系统控制器115可包含经配置以执行存储于本地存储器119中的指令的处理器117(例如处理装置)。在所说明实例中，存储器子系统控制器115的本地存储器119包含经配置以存储用于执行各种过程、操作、逻辑流程及例程的指令的嵌入式存储器，所述过程、操作、逻辑流程及例程控制存储器子系统110的操作，包含处置存储器子系统110与主机系统120之间的通信。
25.在一些实施例中，本地存储器119可包含存储存储器指针、所提取的数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(rom)。尽管已将图1中的实
例存储器子系统110说明为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，且可改为依赖于外部控制(例如由外部主机或由与存储器子系统分开的处理器或控制器提供)。
26.大体上说，存储器子系统控制器115可从主机系统120接收命令或操作，且可将命令或操作转换成指令或适当命令以实现对存储器装置130的所要存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测及错误校正码(ecc)操作、加密操作、高速缓冲存储操作，及与存储器装置130相关联的逻辑地址(例如逻辑块地址(lba)、命名空间)与物理地址(例如物理块地址)之间的地址转译。存储器子系统控制器115可进一步包含主机接口电路以经由物理主机接口与主机系统120通信。主机接口电路可将从主机系统接收到的命令转换成用以存取存储器装置130的命令指令，以及将与存储器装置相关联的响应转换成用于主机系统120的信息。
27.存储器子系统110还可包含未说明的额外电路或组件。在一些实施例中，存储器子系统110可包含高速缓冲存储器或缓冲器(例如dram)及地址电路(例如行解码器及列解码器)，其可从存储器子系统控制器115接收地址且对所述地址进行解码以存取存储器装置130。
28.在一些实施例中，存储器装置130包含与存储器子系统控制器115协同操作以对存储器装置130的一或多个存储器单元执行操作的本地媒体控制器135。外部控制器(例如存储器子系统控制器115)可在外部管理存储器装置130(例如对存储器装置130进行媒体管理操作)。在一些实施例中，存储器装置130为经管理存储器装置，其为与本地控制器(例如本地控制器135)组合以用于相同存储器装置封装内的媒体管理的原始存储器装置。经管理存储器装置的实例为经管理nand(mnand)装置。
29.存储器装置110包含具有电路113的接口116。接口116(例如电路113)可接收从存储器子系统控制器115(例如从处理器117)发送到存储器装置130的信号(例如控制信号及/或指令)以存取存储器装置130。举例来说，总线的一端可耦合到存储器子系统控制器115，且总线的另一端可耦合到接口116，且控制器115可经由总线将信号发送到存储器装置130。在一些实施例中，总线可包括经由一或多个电线耦合的一或多个连接器。信号可包括例如由存储器装置130在将数据(例如由主机系统120提供)编程到存储器装置130(例如编程到存储器装置130的存储器单元)以供存储于存储器装置130处时及/或在感测存储于存储器装置130处的数据(例如存储于存储器装置130的存储器单元中的数据)时利用的电压信号。
30.电路113可减少发送到存储器装置130的信号中的干扰，例如符号间干扰(isi)及/或由通道损耗(例如高频通道损耗)造成的干扰。另外，电路113可增加信号中的带宽。举例来说，电路113可增加存储器装置130处理信号的速度。
31.举例来说，如图1中所展示，电路113包含比较器电路114及耦合到比较器电路114(例如耦合到比较器电路114的负载)的电阻电容(rc)电路(例如rc峰化电路)118。比较器电路114可处理发送到存储器装置130(例如由存储器装置130接收)的信号。举例来说，比较器电路114可比较信号与参考信号(例如参考电压)，且将指示比较的结果(例如指示接收到的电压信号是否大于参考电压)的信号输出到本地媒体控制器135。作为额外实例，可使用互补信号而非参考电压。在本文中将(例如结合图2至3)进一步描述比较器电路114的实例。
32.rc峰化电路118可减少由比较器电路114处理的信号中的干扰(例如isi及/或通道
损耗干扰)。另外，rc峰化电路118可增加信号中的带宽。举例来说，集成rc峰化电路118可通过增加比较器电路114的最大数据速率操作来增加比较器电路114处理信号的速度(例如增加比较器电路114内的信号的速度)。在本文中将进一步描述rc电路118的实例。
33.图2说明根据本公开的一些实施例的用于增加带宽并减少存储器信号中的干扰的实例电路213。电路213可为例如先前结合图1所描述的存储器装置130的电路113。
34.如图2中所展示，电路213包含第一比较器电路214-1及第二比较器电路214-2。即，先前结合图1所描述的比较器电路114可包括比较器电路214-1及214-2。此拓朴可在广泛范围的共模电压上为输入信号提供良好电气性能。比较器电路214-1可在图2中所展示的v
ip
信号大于图2中所展示的v
ref
信号时提供大部分信号强度，且比较器电路214-2可在v
ip
小于v
ref
时提供大部分信号强度。这两个信号可在图2中所展示的节点v
op
处一起加回。
35.如图2中所展示，比较器电路214-1可包含晶体管242、244、246、248、250、252、254、256及258，其可各自为金属氧化物半导体场效应晶体管(mosfet)。举例来说，如图2中所说明，p型mos(pmos)晶体管242的源极可耦合到pmos晶体管244的源极以供电，且pmos晶体管242的漏极可耦合到n型mos(nmos)晶体管246的漏极及pmos晶体管250的栅极。另外，pmos晶体管244的漏极可耦合到nmos晶体管248的漏极及pmos晶体管252的栅极，且nmos晶体管246的源极可耦合到nmos晶体管248的源极。另外，nmos晶体管246及248的源极可各自耦合到nmos晶体管254的漏极，且nmos晶体管254的源极可耦合到接地。另外，pmos晶体管250的漏极可耦合到nmos晶体管258的漏极及栅极，且nmos晶体管258的源极可耦合到接地，且nmos晶体管258的栅极可耦合到nmos晶体管256的栅极。另外，nmos晶体管256的源极可耦合到接地，且nmos晶体管256的漏极可耦合到pmos晶体管252的漏极。
36.如图2中所展示，比较器电路214-2可包含晶体管262、264、266、268、270、272、274、276及278，其可各自为mosfet。举例来说，如图2中所说明，nmos晶体管262的源极可耦合到nmos晶体管264的源极及接地，且nmos晶体管262的漏极可耦合到pmos晶体管266的漏极及nmos晶体管270的栅极。另外，nmos晶体管264的漏极可耦合到pmos晶体管268的漏极及nmos晶体管272的栅极，且pmos晶体管266的源极可耦合到pmos晶体管268的源极。另外，pmos晶体管266及268的源极可各自耦合到pmos晶体管274的漏极。另外，nmos晶体管270的源极可耦合到接地，nmos晶体管270的漏极可耦合到pmos晶体管278的漏极及栅极，且pmos晶体管278的栅极可耦合到pmos晶体管276的栅极。另外，pmos晶体管276的漏极可耦合到nmos晶体管272的漏极，且nmos晶体管272的源极可耦合到接地。另外，比较器电路214-1及214-2的v
op
节点可连接在一起，以将个别比较器电路的两个输出信号加在一起。
37.比较器电路214-1及214-2可处理由存储器装置130接收到的信号。举例来说，比较器电路214-1及214-2可比较信号与参考信号，且将指示比较的结果的信号输出到本地媒体控制器135。
38.举例来说，如图2中所展示，由存储器装置130接收到的电压信号(例如v
ip
)可耦合(例如输入)到nmos晶体管248的栅极及pmos晶体管268的栅极。另外，如图2中所说明，参考电压信号(例如v
ref
)可耦合(例如输入)到nmos晶体管246的栅极及pmos晶体管266的栅极。耦合到晶体管246的参考电压信号可与耦合到晶体管266的参考电压信号相同或不同。如图2中所说明，比较器电路214-1可比较输入到晶体管248的v
ip
与输入到晶体管246的v
ref
以确定v
ip
是否大于v
ref
，且将指示比较的结果(例如指示v
ip
是否大于v
ref
)的电压信号(例如v
op
)
输出到本地媒体控制器135。类似地，如图2中所说明，比较器电路214-2可比较输入到晶体管268的v
ip
与输入到晶体管266的v
ref
以确定v
ip
是否大于v
ref
，且将指示比较的结果(例如指示v
ip
是否大于v
ref
)的电压信号(例如v
op
)输出到本地媒体控制器135。
39.如图2中所展示，电路213包含耦合到比较器电路214-1(例如耦合到比较器电路214-1的负载)的第一rc电路218-1及第二rc电路218-2，及耦合到比较器电路214-2(例如耦合到比较器电路214-2的负载)的第三rc电路218-3及第四rc电路218-4。即，先前结合图1所描述的rc电路118可包括rc电路218-1、218-2、218-3及218-4。
40.如图2中所展示，rc电路218-1可包含串联耦合的电阻器241-1及电容器243-1，rc电路218-2可包含串联耦合的电阻器241-2及电容器243-2，rc电路218-3可包含串联耦合的电阻器241-3及电容器243-3，且rc电路218-4可包含串联耦合的电阻器241-4及电容器243-4。即，rc电路218-1、218-2、218-3及218-4可各自为串联rc电路。
41.在图2中所说明的实例中，电阻器241-1、241-2、241-3及241-4可各自为可调(例如可调适及/或可变)电阻器，且电容器243-1、243-2、243-3及243-4可各自为可调电容器。举例来说，可在存储器装置130的操作期间通过存储器子系统控制器115调整电阻器241-1、241-2、241-3及241-4的电阻及电容器243-1、243-2、243-3及243-4的电容。然而，本公开的实施例不限于此。举例来说，在一些实施例中，电阻器241-1、241-2、241-3及241-4可各自为固定电阻器，及/或电容器243-1、243-2、243-3及243-4可各自为固定电容器(例如电阻器的电阻及/或电容器的电容可不为可调整的)。
42.如图2中所展示，rc电路218-1可耦合到pmos晶体管242的栅极，且rc电路218-2可耦合到pmos晶体管244的栅极。另外，如图2中所说明，rc电路218-1的电阻器241-1可耦合到pmos晶体管250的栅极，rc电路218-1的电容器243-1可耦合到电源，rc电路218-2的电阻器241-2可耦合到pmos晶体管252的栅极，且rc电路218-2的电容器243-2可耦合到电源。
43.如图2中所展示，rc电路218-3可耦合到nmos晶体管262的栅极，且rc电路218-4可耦合到nmos晶体管264的栅极。另外，如图2中所说明，rc电路218-3的电阻器241-3可耦合到nmos晶体管270的栅极，rc电路218-3的电容器243-3可耦合到接地，rc电路218-4的电阻器241-4可耦合到nmos晶体管272的栅极，且rc电路218-4的电容器243-4可耦合到接地。
44.rc电路218-1及218-2可减少由比较器电路214-1处理的信号中的干扰(例如isi及/或通道损耗干扰)，且rc电路218-3及218-4可减少由比较器电路214-2处理的信号中的干扰。举例来说，rc电路218-1及218-2可充当频率峰化电路，其在比较器电路214-1的负载处提供路径以减少由比较器电路214-1处理的信号中的干扰。类似地，rc电路218-3及218-4可充当频率峰化电路，其在比较器电路214-2的负载处提供路径以减少由比较器电路214-2处理的信号中的干扰。
45.另外，rc电路218-1及218-2可增加比较器电路214-1处理信号的速度(例如，rc电路218-1及218-2可增加比较器电路214-1内的信号的速度)，且rc电路218-3及218-4可增加比较器电路214-2处理信号的速度(例如，rc电路218-3及218-4可增加比较器电路214-2内的信号的速度)。举例来说，rc电路218-1及218-2可增加比较器电路214-1的最大数据速率操作，且rc电路218-3及218-4可增加比较器电路214-2的最大数据速率操作。
46.rc电路218-1及218-2可分别利用晶体管242及244来增加比较器电路214-1处理信号的速度，且由此增加信号中的带宽，且rc电路218-3及218-4可分别利用晶体管262及264
来增加比较器电路214-2处理信号的速度，且由此增加信号中的带宽。举例来说，关于rc电路218-1及晶体管242，对于低频信号，rc电路218-1可在晶体管242处产生二极管连接负载，这可产生与通过省略rc电路218-1将具有的负载相同的低频增益。然而，对于高频信号，rc电路218-1可在晶体管242的栅极上提供dc操作电压，rc电路218-1可对高频信号进行滤波，且晶体管242可呈现为较大阻抗电流源。在较高频率下的此增大的增益可为增加晶体管246及242的漏极与晶体管250的栅极之间的图2中所展示的内部节点的带宽的峰化的来源，所述内部节点通常可为比较器电路214-1中的最慢节点以及最易受isi影响的节点。类似描述还可扩展到rc电路218-2及晶体管244、扩展到rc电路218-3及晶体管262且扩展到rc电路218-4及晶体管264。
47.图3说明根据本公开的一些实施例的用于增加带宽并减少存储器信号中的干扰的实例电路313。电路313可为例如先前结合图1所描述的存储器装置130的电路113的额外实例。举例来说，如果存储器装置130包含差分接收器，那么可使用电路313。即，电路313可用于差分传信(例如用于增加带宽并减少差分存储器信号中的干扰)。
48.如图3中所展示，电路313包含第一比较器电路314-1及第二比较器电路314-2。即，先前结合图1所描述的比较器电路114可以与先前结合图2针对比较器电路214-1及214-2所描述的方式类似的方式包括比较器电路314-1及314-2。
49.如图3中所展示，比较器电路314-1可以与先前结合图2所描述的比较器电路214-1的晶体管242、244、246、248、250、252、254、256及258类似的方式包含晶体管342、344、346、348、350、352、354、356及358。另外，比较器电路314-2可以与先前结合图2所描述的比较器电路214-2的晶体管262、264、266、268、270、272、274、276及278类似的方式包含晶体管362、364、366、368、370、372、374、376及378。
50.如图3中所展示，比较器电路314-1还可包含晶体管351、353、355及357，其可各自为mosfet。举例来说，如图3中所说明，pmos晶体管351的漏极可耦合到nmos晶体管357的漏极，nmos晶体管357的源极可耦合到接地，且nmos晶体管357的栅极可耦合到nmos晶体管355的栅极及漏极。另外，nmos晶体管355的源极可耦合到接地，且nmos晶体管355的漏极可耦合到pmos晶体管353的漏极。
51.如图3中所展示，比较器电路314-2还可包含晶体管371、373、375及377，其可各自为mosfet。举例来说，如图3中所说明，nmos晶体管371的源极可耦合到接地，nmos晶体管371的漏极可耦合到pmos晶体管377的漏极，且pmos晶体管377的栅极可耦合到pmos晶体管375的栅极及漏极。另外，pmos晶体管375的漏极可耦合到nmos晶体管373的漏极，且nmos晶体管373的源极可耦合到接地。另外，如图3中所说明，比较器电路314-1及314-2的v
op
节点可连接在一起，且比较器电路314-1及314-2的v
on
节点可连接在一起。
52.比较器电路314-1及314-2可处理由存储器装置130接收到的信号。举例来说，如图3中所展示，由存储器装置130接收到的电压信号(例如v
ip
)可耦合到nmos晶体管348的栅极及pmos晶体管368的栅极，且电压信号v
in
可耦合到nmos晶体管346的栅极及pmos晶体管366的栅极。比较器电路314-1及314-2可比较v
ip
与v
in
，且以与先前结合图2所描述的方式类似的方式输出指示比较的结果的电压信号(例如v
op
及v
on
)。
53.如图3中所展示，电路313包含耦合到比较器电路314-1的第一rc电路318-1及第二rc电路318-2，及耦合到比较器电路314-2的第三rc电路318-3及第四rc电路318-4。即，先前
结合图1所描述的rc电路118可以与先前结合图2针对rc电路218-1、218-2、218-3及218-4所描述的方式类似的方式包括rc电路318-1、318-2、318-3及318-4。举例来说，rc电路318-1可以与rc电路218-1类似的方式包含串联耦合的电阻器341-1及电容器343-1，rc电路318-2可以与rc电路218-2类似的方式包含串联耦合的电阻器341-2及电容器343-2，rc电路318-3可以与rc电路218-3类似的方式包含串联耦合的电阻器341-3及电容器343-3，且rc电路318-4可以与rc电路218-4类似的方式包含串联耦合的电阻器341-4及电容器343-4。
54.以与先前结合图2针对rc电路218-1、218-2、218-3及218-4所描述的方式类似的方式，rc电路318-1及318-2可减少由比较器电路314-1处理的信号中的干扰，且rc电路318-3及318-4可减少由比较器电路314-2处理的信号中的干扰。另外，以与先前结合图2针对rc电路218-1、218-2、218-3及218-4所描述的方式类似的方式，rc电路318-1及318-2可增加比较器电路314-1处理信号的速度，且rc电路318-3及rc电路318-4可增加比较器电路314-2处理信号的速度。
55.图4为根据本公开的一些实施例的用以增加带宽并减少存储器信号中的干扰的实例方法480的流程图。可由处理逻辑执行方法480，所述处理逻辑可包含硬件(例如处理装置、电路、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如在处理装置上运行或执行的指令)，或其组合。在一些实施例中，由图1的存储器装置130的电路113执行方法380。尽管以特定顺序或次序展示，但除非另有规定，否则可修改所述过程的次序。因此，所说明实施例应仅理解为实例，且所说明过程可以不同次序执行，且一些过程可并行执行。另外，在各种实施例中，可省略一或多个过程。因此，在每一实施例中并非所有过程皆是必需的。其它过程流程是可能的。
56.在框482处，存储器子系统的存储器组件从存储器子系统的处理装置接收信号。存储器组件、处理装置及存储器子系统可分别为例如图1的存储器装置130、处理器117及存储器子系统110。如先前在本文中所描述，信号可包括例如由存储器装置130在将数据编程到存储器装置130以供存储时及/或在感测存储于存储器装置130处的数据时利用的电压信号。
57.在框484处，存储器组件的比较器电路处理接收到的信号。比较器电路可为例如先前结合图1所描述的比较器电路114、先前结合图2所描述的比较器电路214-1及214-2，及/或先前结合图3所描述的比较器电路314-1及314-2。如先前在本文中所描述，处理接收到的信号可包含例如比较信号与参考信号及输出指示比较的结果的信号。
58.在框486处，耦合到比较器电路的电阻电容(rc)电路减少由比较器电路处理的接收到的信号中的干扰。rc电路可为例如先前结合图1所描述的rc电路118、先前结合图2所描述的rc电路218-1、218-2、218-3及218-4，及/或先前结合图3所描述的rc电路318-1、318-2、318-3及318-4。信号中的干扰可包含例如isi及/或通道损耗干扰，且可通过rc电路以如先前在本文中所描述的方式来减少。
59.在框488处，耦合到比较器电路的rc电路增加由比较器电路处理的接收到的信号中的带宽。可通过例如以如先前在本文中所描述的方式增加比较器电路处理信号的速度来增加带宽。
60.图5为本公开的实施例可操作于其中的实例计算机系统500的框图。举例来说，图5说明计算机系统500的实例机器，在所述机器内可执行用于使得机器执行本文中所论述的
方法中的任何一或多者的指令集。在一些实施例中，计算机系统500可对应于主机系统(例如图1的主机系统120)，所述主机系统包含、耦合到或利用存储器子系统(例如图1的存储器子系统110)，或可用于执行控制器的操作(例如执行操作系统以执行对应于图1的电路113的操作)。在替代性实施例中，机器可连接(例如联网)到lan、内联网、外联网及/或互联网中的其它机器。机器可以客户端-服务器网络环境中的服务器或客户端机器的资格操作，作为对等(或分布式)网络环境中的对等机器操作，或作为云计算基础设施或环境中的服务器或客户端机器操作。
61.机器可为个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂窝电话、网络设备、服务器、网络路由器、交换机或桥接器，或能够执行指定待由所述机器采取的动作的指令集(依序或以其它方式)的任何机器。另外，尽管说明单一机器，但术语“机器”还应视为包含个别地或联合地执行指令集(或多个指令集)以执行本文中所论述的方法中的任何一或多者的机器的任何集合。
62.实例计算机系统500包含经由总线530彼此通信的处理装置502、主存储器504(例如只读存储器(rom)、快闪存储器、动态随机存取存储器(dram)(例如同步dram(sdram)或rambus dram(rdram)等)、静态存储器506(例如快闪存储器、静态随机存取存储器(sram)等)，及数据存储系统522。
63.处理装置502表示一或多个通用处理装置，例如微处理器、中央处理单元或其类似者。更特定地说，处理装置可为复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器，或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置502还可为一或多个专用处理装置，例如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器或其类似者。处理装置502经配置以执行用于进行本文中所论述的操作及步骤的指令526。计算机系统500可进一步包含网络接口装置508以经由网络520进行通信。
64.数据存储系统522可包含机器可读存储媒体524(也称为计算机可读媒体)，其上存储有体现本文中所描述的方法或功能中的任何一或多者的指令526或软件的一或多个集合。指令526还可在其由计算机系统500执行期间完全或至少部分地驻存于主存储器504内及/或处理装置502内，主存储器504及处理装置502也构成机器可读存储媒体。机器可读存储媒体524、数据存储系统522及/或主存储器504可对应于图1的存储器子系统110。
65.在一个实施例中，指令526包含用以实施对应于电路513(例如图1的电路113)的功能性的指令。尽管在实例实施例中将机器可读存储媒体524展示为单一媒体，但术语“机器可读存储媒体”应视为包含存储一或多个指令集的单一媒体或多个媒体。术语“机器可读存储媒体”还应视为包含能够存储或编码指令集以供机器执行且使得机器执行本公开的方法中的任何一或多者的任何媒体。术语“机器可读存储媒体”因此应视为包含(但不限于)固态存储器、光学媒体及磁性媒体。
66.如本文中所使用，“一(a/an)”或“数个”可指某物中的一或多者，且“多个”可指此类事物中的多于一者。举例来说，存储器装置可指一或多个存储器装置，且多个存储器装置可指两个或更多个存储器装置。
67.本文中的诸图遵循其中第一个数字或前几个数字对应于图式编号且其余数字标识图式中的元件或组件的编号惯例。不同图之间的类似元件或组件可通过使用类似数字进
行标识。举例来说，113可引用图1中的元件“13”，且类似元件可在图5中引用为513。
68.在前述说明书中，本公开的实施例已参考其具体实例实施例进行描述。将显而易见的是，可在不脱离如所附权利要求书中所阐述的本公开的实施例的更广泛精神及范围的情况下对其进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书及图式。
技术特征：
1.一种系统，其包括：存储器组件；及电路，其包含于所述存储器组件中以接收发送到所述存储器组件的信号，其中所述电路包括：比较器电路，其用以处理所述接收到的信号；及电阻电容(rc)电路，其耦合到所述比较器电路以增加带宽并减少由所述比较器电路处理的所述接收到的信号中的干扰。2.根据权利要求1所述的系统，其中所述rc电路用以通过增加所述比较器电路处理所述接收到的信号的速度来增加所述接收到的信号中的所述带宽。3.根据权利要求1至2中任一权利要求所述的系统，其中耦合到所述比较器电路的所述rc电路包括：第一rc电路，其耦合到所述比较器电路的第一晶体管；及第二rc电路，其耦合到所述比较器电路的第二晶体管。4.根据权利要求3所述的系统，其中：所述第一rc电路耦合到所述第一晶体管的栅极；且所述第二rc电路耦合到所述第二晶体管的栅极。5.根据权利要求3所述的系统，其中：所述接收到的信号耦合到所述比较器电路的第三晶体管；且参考信号耦合到所述比较器电路的第四晶体管。6.根据权利要求5所述的系统，其中所述第一晶体管、所述第二晶体管、所述第三晶体管及所述第四晶体管各自包括金属氧化物半导体场效应晶体管(mosfet)。7.根据权利要求1至2中任一权利要求所述的系统，其中所述电路进一步包括：额外比较器电路，其用以处理所述接收到的信号；及额外rc电路，其耦合到所述额外比较器电路以增加带宽并减少由所述额外比较器电路处理的所述接收到的信号中的干扰。8.一种系统，其包括：存储器组件；及电路，其包含于所述存储器组件中以接收发送到所述存储器组件的信号，其中所述电路包括：比较器电路，其用以处理所述接收到的信号；第一电阻电容(rc)电路，其耦合到所述比较器电路；及第二rc电路，其耦合到所述比较器电路；其中所述第一rc电路及所述第二rc电路用以增加带宽并减少由所述比较器电路处理的所述接收到的信号中的干扰。9.根据权利要求8所述的系统，其中所述电路进一步包括：额外比较器电路，其用以处理所述接收到的信号；第三rc电路，其耦合到所述额外比较器电路；及第四rc电路，其耦合到所述额外比较器电路；其中所述第三rc电路及所述第四rc电路用以增加带宽并减少由所述额外比较器电路
处理的所述接收到的信号中的干扰。10.根据权利要求8所述的系统，其中所述第一rc电路及所述第二rc电路各自包括串联rc电路。11.根据权利要求8所述的系统，其中所述第一rc电路及所述第二rc电路各自包括可调电阻器及可调电容器。12.根据权利要求8所述的系统，其中所述第一rc电路及所述第二rc电路各自包括固定电阻器及固定可调电容器。13.根据权利要求8至12中任一权利要求所述的系统，其中所述电路包含于所述存储器组件的接口中。14.一种方法，其包括：通过存储器子系统的存储器组件从所述存储器子系统的处理装置接收信号；通过所述存储器组件的比较器电路处理所述接收到的信号；通过耦合到所述比较器电路的电阻电容(rc)电路减少由所述比较器电路处理的所述接收到的信号中的干扰；及通过耦合到所述比较器电路的所述rc电路增加由所述比较器电路处理的所述接收到的信号中的带宽。15.根据权利要求14所述的方法，其中所述方法包括通过由所述rc电路增加所述比较器电路处理所述接收到的信号的速度来增加所述接收到的信号中的所述带宽。16.根据权利要求15所述的方法，其中所述方法进一步包括通过增加所述比较器电路的数据速率操作来增加所述比较器电路处理所述接收到的信号的所述速度。17.根据权利要求14至16中任一权利要求所述的方法，其中所述接收到的信号包括电压信号。18.根据权利要求14至16中任一权利要求所述的方法，其中处理所述接收到的信号包括：通过所述比较器电路比较所述接收到的信号与参考信号；及通过所述比较器电路输出指示所述比较的结果的信号。19.根据权利要求18所述的方法，其中输出指示所述比较的所述结果的所述信号包括：将指示所述比较的所述结果的所述信号输出到所述存储器组件的处理装置。20.根据权利要求14至16中任一权利要求所述的方法，其中减少所述接收到的信号中的所述干扰包括减少所述接收到的信号中的符号间干扰。
技术总结
通过包含于存储器组件中的电路接收发送到所述存储器组件的信号。所述电路包括比较器电路，所述比较器电路用以处理所述接收到的信号。所述电路进一步包括电阻电容(RC)电路，所述电阻电容(RC)电路耦合到所述比较器电路以增加带宽并减少由所述比较器电路处理的所述接收到的信号中的干扰。接收到的信号中的干扰。接收到的信号中的干扰。
