半导体器件、其制作方法、三维存储器及存储系统与流程
1.本发明涉及半导体技术领域，具体涉及一种半导体器件、其制作方法、三维存储器及存储系统。
背景技术：
2.近年来，闪存存储器(flash memory)的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，三维存储器(例如3d nand flash)应运而生。三维存储器中形成有交替堆叠的多层数据存储单元，将平面结构转化为立体结构，以提高三维存储器的存储密度和集成度。
3.三维存储器可采用密封环(seal ring，sr)释放、阻隔三维存储器在封装过程中产生的应力，并阻隔三维存储器在制造、使用时的水汽，从而了保持三维存储器的可靠性。但是，现有技术对于密封环的形成，存在有可靠度的问题。因此，需要不断地优化形成密封环的工艺过程，以不断提高器件的良率和可靠性。
技术实现要素：
4.本发明的目的在于提供一种半导体器件、其制作方法、三维存储器及存储系统，以提高器件的良率和可靠性。
5.为了解决上述问题，本发明提供了一种半导体器件的制作方法，包括：形成半导体结构，半导体结构包括衬底、位于衬底上的堆叠结构、贯穿堆叠结构的沟道结构，以及覆盖堆叠结构和至少部分衬底的介质层；形成环状沟槽，环状沟槽穿过介质层并延伸到衬底，且环绕堆叠结构设置；于环状沟槽的顶部向下形成沟槽扩口部；于覆盖沟道结构的介质层中形成开孔；其中，沟槽扩口部与开孔在同一刻蚀步骤中形成。
6.其中，形成环状沟槽，具体包括：
7.形成第一沟槽，第一沟槽穿过部分介质层且环绕堆叠结构设置；
8.于第一沟槽的底部向下形成第二沟槽，第二沟槽贯穿介质层并延伸到衬底，第一沟槽和第二沟槽在沿平行于衬底的表面的第一方向上分别具有第一宽度和第二宽度，第一宽度大于第二宽度。
9.其中，形成沟槽扩口部，具体包括：
10.自包围第一沟槽的介质层的顶部向下形成含盖第一沟槽和至少部分第二沟槽的沟槽扩口部，且沟槽扩口部的下端连接第二沟槽；
11.其中，沟槽扩口部的顶端在第一方向具有第三宽度，第一沟槽在沿衬底厚度方向的第二方向上具有第一深度，沟槽扩口部在第二方向上具有第二深度，第三宽度大于第一宽度，第二深度大于第一深度。
12.其中，堆叠结构包括台阶结构，台阶结构包括以台阶的形式层叠设置的栅极层和
绝缘层，半导体器件的制作方法，还包括：
13.形成第一台阶接触孔，第一台阶接触孔穿过部分介质层；
14.于第一台阶接触孔的底部向下形成第二台阶接触孔，第二台阶接触孔穿过部分介质层并延伸到各相对应的栅极层；
15.其中，第一台阶接触孔与第一沟槽在同一刻蚀步骤中形成，第二台阶接触孔与第二沟槽在同一刻蚀步骤中形成，第一台阶接触孔在第一方向上的宽度大于第二台阶接触孔在第一方向上的宽度。
16.其中，在形成半导体结构之后，还包括：
17.形成第一贯穿阵列接触孔，第一贯穿阵列接触孔贯穿部分介质层，且靠近堆叠结构；
18.于第一贯穿阵列接触孔的底部向下形成第二贯穿阵列接触孔，第二贯穿阵列接触孔贯穿介质层并延伸到衬底；
19.第一贯穿阵列接触孔与第一沟槽在同一刻蚀步骤中形成，第二贯穿阵列接触孔与第二沟槽在同一刻蚀步骤中形成，第一贯穿阵列接触孔在第一方向上的宽度大于第二贯穿阵列接触孔在第一方向上的宽度。
20.其中，在于覆盖沟道结构的介质层中形成开孔之后，还包括：
21.在开孔中形成沟道触点，沟道触点与沟道结构连通。
22.其中，在形成沟槽扩口部之后，还包括：
23.在形成沟道触点的步骤中同时对沟槽扩口部和环状沟槽进行封闭材料的填充，封闭材料环绕堆叠结构设置而形成封闭环。
24.其中，在形成沟槽扩口部之前，还包括：
25.在介质层上形成掩膜层，掩膜层具有第一掩膜开口和第二掩膜开口，第一掩膜开口与沟槽扩口部相对应，第二掩膜开口与开孔相对应。
26.为了解决上述问题，本技术实施例还提供了一种半导体器件，包括：衬底；
27.位于衬底上的堆叠结构；贯穿堆叠结构的沟道结构；覆盖堆叠结构和至少部分衬底的介质层；位于介质层中的密封环，密封环的顶部形成有沟槽扩口部结构，密封环环绕堆叠结构设置；位于介质层中的沟道触点，沟道触点与沟道结构连通；其中，沟槽扩口部结构自顶端到下端呈推拔状。
28.其中，半导体器件，还包括：
29.堆叠结构包括台阶结构，台阶结构包括以台阶的形式层叠设置的栅极层和绝缘层；
30.位于堆叠结构中的第一台阶触点和第二台阶触点，第二台阶触点位于第一台阶触点的下方并于第一台阶触点连通，且第二台阶触点穿过部分介质层并延伸到各相对应的栅极层，第一台阶触点在第一方向上的宽度大于第二台阶触点在第一方向上的宽度。
31.其中，半导体器件，还包括：
32.位于介质层中的第一贯穿阵列触点和第二贯穿阵列触点，第二贯穿阵列触点位于第一贯穿阵列触点的下方并与第一贯穿阵列触点连通，且第二贯穿阵列触点贯穿介质层并延伸到衬底，第一贯穿阵列触点在第一方向上的宽度大于第二贯穿阵列触点在第一方向上的宽度。
33.为了解决上述问题，本技术实施例还提供了一种三维存储器，三维存储器包括阵列存储结构和外围电路，其中，阵列存储结构包括上述任一项的半导体器件。
34.为了解决上述问题，本技术实施例还提供了一种存储系统，存储系统包括控制器和三维存储器，控制器耦合至三维存储器并用于控制三维存储器存储数据，三维存储器包括上述任一项的半导体器件。
35.本发明的有益效果是：区别于现有技术，本发明提供了一种半导体器件、其制作方法、三维存储器及存储系统，半导体器件的制作方法，包括：形成半导体结构，半导体结构包括衬底、位于衬底上的堆叠结构、贯穿堆叠结构的沟道结构，以及覆盖堆叠结构和至少部分衬底的介质层；形成环状沟槽，环状沟槽穿过介质层并延伸到衬底，且环绕堆叠结构设置；于环状沟槽的顶部向下形成沟槽扩口部；于覆盖沟道结构的介质层中形成开孔；其中，沟槽扩口部与开孔在同一刻蚀步骤中形成。通过本发明的方法，于环状沟槽的顶部向下形成沟槽扩口部，即对环状沟槽进行扩孔，有利于沟槽的填充材料的填充质量，改善含氟的气体会从填充材料的空隙中扩散出来问题，以提高器件的良率和可靠性。
附图说明
36.下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
37.图1为本发明实施例提供的半导体器件的制作方法流程图。
38.图2a至图2f为本发明实施例提供的半导体器件的制作方法的各步骤的结构示意图。
39.图3为本发明实施例提供的不同于图2c所示的包括环状沟槽的半导体器件的结构示意图。
40.图4为本发明实施例提供的具有密封环的半导体器件的结构示意图。
41.图5为本发明实施例中存储系统的示意框图。
具体实施方式
42.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
43.应当理解，虽然这里可使用术语第一、第二等描述各种组件，但这些组件不应受限于这些术语。这些术语用于使一个组件区别于另一个组件。例如，第一组件可以称为第二组件，类似地，第二组件可以称为第一组件，而不背离本发明的范围。
44.应当理解，当称一个组件在另一个组件“上”、“连接”另一个组件时，它可以直接在另一个组件上或者连接另一个组件，或者还可以存在插入的组件。其他的用于描述组件之间关系的词语应当以类似的方式解释。
45.如本文所使用的，术语“层”是指包括具有厚度的区域的材料部分。层具有顶侧和底侧，其中层的底侧相对靠近衬底，而顶侧相对远离衬底。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构范围的范围。此外，层可以是厚度小于连续结构的
厚度的均匀或不均匀连续结构的区域。例如，层可以位于连续结构的顶面和底面之间或在顶面和底面处的任何一组水平平面之间。层可以水平、垂直和/或沿着锥形表面延伸。衬底可以是层，其中可以包括一层或多层，和/或可以在其上、上方和/或其下具有一层或多层。层可以包括多个层。例如，互连层可以包括一个或多个导电层和触点层(其中形成有触点、互连线以及一个或多个电介质层。
46.如本文所使用的，术语“半导体器件”是指一种在横向定向的衬底上具有垂直定向的阵列结构的半导体器件，使得阵列结构相对于衬底在垂直方向上延伸；“垂直”是指垂直于衬底的方向。
47.需要说明的是，本发明实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更复杂。
48.请参阅图1，为本发明实施例提供的半导体器件的制作方法的流程示意图，具体流程对照图2a至图2f的结构图，可以包括如下：
49.s101步骤：形成半导体结构，半导体结构包括衬底110、位于衬底110上的堆叠结构120、贯穿堆叠结构120的沟道结构130，以及覆盖堆叠结构120和至少部分衬底110的介质层140。
50.此外，需要说明的是，图2a至图2f仅示出了与本发明实施例内容相关的结构，本发明的半导体器件可以进一步包括用于实现该器件的完整功能的其它组件和/或结构。
51.图2a显示s101步骤形成的结构，包括：衬底110、堆叠结构120、贯穿堆叠结构120的沟道结构130以及覆盖堆叠结构120和至少部分衬底110的介质层140。
52.具体地，衬底110可以为半导体衬底，例如可以为硅(si)、锗(ge)、sige衬底、绝缘体上硅(silicon on insulator，soi)或绝缘体上锗(germanium on insulator，goi)等。在其它实施例中，该半导体衬底还可以为包括其它元素半导体或者化合物半导体的衬底，还可以为叠层结构，例如si/sige等。
53.s102步骤：形成环状沟槽150，环状沟槽150穿过介质层140并延伸到衬底110，且环绕堆叠结构120设置。
54.其中，s102步骤：形成环状沟槽150，环状沟槽150穿过介质层140并延伸到衬底110，且环绕堆叠结构120设置，包括：
55.s1021步骤：形成第一沟槽151，第一沟槽151穿过部分介质层140且环绕堆叠结构120设置。
56.图2b显示s1021步骤形成的结构，包括：衬底110、堆叠结构120、覆盖堆叠结构120和至少部分衬底110的介质层140以及第一沟槽151。其中，第一沟槽151穿过部分介质层140，且环绕堆叠结构120设置。可以通过刻蚀工艺，去除部分介质层140，形成穿过部分介质层140且环绕堆叠结构120设置的第一沟槽151。
57.s1022步骤：于第一沟槽151的底部向下形成第二沟槽152，第二沟槽152贯穿介质层140并延伸到衬底110，第一沟槽151和第二沟槽152在沿平行于衬底110的表面的第一方向(x方向)上分别具有第一宽度w1和第二宽度w2，第一宽度w1大于第二宽度w2。
58.图2c显示s1022步骤形成的结构，包括：衬底110、堆叠结构120、覆盖堆叠结构120
和至少部分衬底110的介质层140、第一沟槽151以及位于第一沟槽151下方且与第一沟槽151连通的第二沟槽152。其中，第一沟槽151具有在第一方向(x方向)的第一宽度w1，第二沟槽152具有在第一方向(x方向)的第二宽度w2，且第一宽度w1大于第二宽度w2。可以通过刻蚀工艺，于第一沟槽151的底部向下形成第二沟槽152，第二沟槽152贯穿介质层140并延伸到衬底110。
59.可以理解的是，在本技术实施例中，环状沟槽150可以包括第一沟槽151和第二沟槽152。此外，环状沟槽150也可以是不同于包括第一沟槽151和第二沟槽152的其它结构，比如，如图3所示，环状沟槽150可以是从上到下宽度一致的沟槽。只要能形成作为密封沟槽(seal ring，sr)的环状沟槽150即可，对于环状沟槽150的结构形状和形成方式不作特别的限制。
60.其中，堆叠结构120包括台阶结构121，台阶结构121包括以台阶的形式层叠设置的栅极层1211和绝缘层1212，半导体器件的制作方法，还包括：
61.形成第一台阶接触孔161，第一台阶接触孔161穿过部分介质层140；
62.于第一台阶接触孔161的底部向下形成第二台阶接触孔162，第二台阶接触孔162穿过部分介质层140并延伸到各相对应的栅极层1211；
63.其中，第一台阶接触孔161与第一沟槽151在同一刻蚀步骤中形成，第二台阶接触孔162与第二沟槽152在同一刻蚀步骤中形成，第一台阶接触孔161在第一方向(x方向)上的宽度大于第二台阶接触孔162在第一方向上的宽度。
64.具体地，可以分别借助形成第一沟槽151和第二沟槽152的工艺步骤，比如刻蚀工艺步骤，以形成其它的孔。请参阅图2a，s101步骤：形成半导体结构，还包括：堆叠结构120包括台阶结构121，台阶结构121包括以台阶的形式层叠设置的栅极层1211和绝缘层1212。
65.具体地，半导体结构的具体形成过程可以是，在提供衬底110之后，首先，可以通过沉积工艺在衬底110上形成包括交替堆叠的牺牲层(未在图中示出)和绝缘层1212的堆叠层(未在图中示出)。然后，可以通过光刻工艺(photo)、剪切工艺(trim)和刻蚀工艺(etch)等，形成具有台阶结构121的堆叠层，即堆叠层的外侧形成有以台阶的形式交替堆叠的牺牲层和绝缘层1212。然后，可以通过沉积工艺在堆叠层上形成一层覆盖堆叠层和至少部分衬底110的介质层140。然后，可以去除原有的牺牲层，并在原有的牺牲层的位置形成栅极层1211，此时，形成包括交替堆叠的栅极层1211和绝缘层1212的堆叠结构120。最后，形成贯穿堆叠结构120的沟道结构130，从而形成如图2a所示的半导体结构。其中，沟道结构130可以为存储沟道结构，用于存储数据。此外，沟道结构130也可以是虚拟沟道结构，用于起支撑作用。另外，需要说明的是，在形成如图2a所示的半导体结构的过程中，还包括形成有其它的结构，比如栅线缝隙(gate line slit)等，属于本领域技术人员参考现有技术即可得知，因此，不作具体的阐述。
66.请参阅图2b，s1021步骤：形成第一沟槽151与第一台阶接触孔161在同一刻蚀步骤中形成，即可以在通过刻蚀工艺形成第一沟槽151时，形成第一台阶接触孔161，第一台阶接触孔161穿过部分介质层140。
67.请参阅图2c，s1022步骤：于第一沟槽151的底部向下形成第二沟槽152与第二台阶接触孔162在同一刻蚀步骤中形成，即可以在通过刻蚀工艺形成第二沟槽152时，形成第二台阶接触孔162，第二台阶接触孔162穿过部分介质层140并延伸到各相对应的栅极层1211。
其中，第一台阶接触孔161在第一方向上的宽度大于第二台阶接触孔162在第一方向上的宽度。通过在形成第一沟槽151和第二沟槽152时，形成第一台阶接触孔161和第二台阶接触孔162，进一步地减少了工艺步骤又降低了成本。其中，第一台阶接触孔161和第二台阶接触孔162构成台阶接触孔(stair structure contact，ssct)，即位于台阶结构121的各对应栅极层1211上的接触孔，用于将台阶结构121的各对应栅极层1211与字线(word line，wl)连接。
68.其中，在s101步骤：形成半导体结构之后，还包括：
69.形成第一贯穿阵列接触孔171，第一贯穿阵列接触孔171贯穿部分介质层140，且靠近堆叠结构120；
70.于第一贯穿阵列接触孔171的底部向下形成第二贯穿阵列接触孔172，第二贯穿阵列接触孔172贯穿介质层140并延伸到衬底110；
71.第一贯穿阵列接触孔171与第一沟槽151在同一刻蚀步骤中形成，第二贯穿阵列接触孔172与第二沟槽152在同一刻蚀步骤中形成，第一贯穿阵列接触孔171在第一方向上的宽度大于第二贯穿阵列接触孔172在第一方向上的宽度。
72.具体地，可以分别借助形成第一沟槽151和第二沟槽152的工艺步骤，以形成其它的孔。比如，在s1021步骤：形成第一沟槽151的同时，形成第一贯穿阵列接触孔171，第一贯穿阵列接触孔171贯穿部分介质层140，且靠近堆叠结构120。在继续执行s1022步骤：于第一沟槽151的底部向下形成第二沟槽152的同时，形成第二贯穿阵列接触孔172，第二贯穿阵列接触孔172贯穿介质层140并延伸到衬底110。其中，第一贯穿阵列接触孔171在第一方向上的宽度大于第二贯穿阵列接触孔172在第一方向上的宽度。其中，第一贯穿阵列接触孔171和第二贯穿阵列接触孔172可以相对环状沟槽150靠近堆叠结构120，第一台阶接触孔161和第二台阶接触孔162共同构成与对应的栅极层连接的台阶接触孔。通过在形成第一沟槽151和第二沟槽152时，形成第一贯穿阵列接触孔171和第二贯穿阵列接触孔172，进一步地减少了工艺步骤又降低了成本。
73.s103步骤：于环状沟槽150的顶部向下形成沟槽扩口部153。
74.其中，s103步骤：于环状沟槽150的顶部向下形成沟槽扩口部153，具体包括：
75.自包围第一沟槽151的介质层140的顶部向下形成含盖第一沟槽151和至少部分第二沟槽152的沟槽扩口部153，且沟槽扩口部153的下端连接第二沟槽152；其中，沟槽扩口部153的顶端在第一方向(x方向)具有第三宽度w3，第一沟槽151在沿衬底110厚度方向的第二方向(z方向)上具有第一深度l1，沟槽扩口部153在第二方向上具有第二深度l2，第三宽度w3大于第一宽度w1，第二深度l2大于第一深度l1。
76.其中，在s103步骤：于环状沟槽150的顶部向下形成沟槽扩口部153之前，还包括：
77.在介质层140上形成掩膜层180，掩膜层180具有第一掩膜开口1811和第二掩膜开口1812，第一掩膜开口1811与沟槽扩口部153相对应，第二掩膜开口1812与开孔190相对应。
78.s104步骤：于覆盖沟道结构130的介质层140中形成开孔190；其中，沟槽扩口部153与开孔190在同一刻蚀步骤中形成。
79.图2d显示“在介质层140上形成掩膜层180”形成的结构：衬底110、堆叠结构120、贯穿堆叠结构120的沟道结构130、覆盖堆叠结构120和至少部分衬底110的介质层140、第一沟槽151、第二沟槽152以及位于介质层140上的掩膜层180。其中，掩膜层180包括光刻胶层181和硬掩膜层182，掩膜层180具有第一掩膜开口1811和第二掩膜开口1812。
80.具体地，在进行刻蚀工艺形成沟槽扩口部153和开孔190之前，需要在介质层140上形成掩膜层180，掩膜层180具有分别对应于沟槽扩口部153和开孔190的第一掩膜开口1811和第二掩膜开口1812。其中，掩膜层180可以是光刻胶层181，也可以是光刻胶层181和硬掩模层172(hard mask)。如图2d所示，当刻蚀掩膜层180是光刻胶层181和硬掩膜层182时，需要将光刻胶层181上的第一掩膜开口1811和第二掩膜开口1812通过刻蚀工艺转移到硬掩膜层182上。在进行刻蚀工艺形成沟槽扩口部153和开孔190之后，可以去除掩膜层180。可以将用于形成第二掩膜开口1812的掩膜版进行结构改进，使改进之后的掩膜版可以用于同时形成第一掩膜开口1811和第二掩膜开口1812，而不需要增加新的掩膜版用于形成沟槽扩口部153，达到既形成沟槽扩口部153，又不额外增加工艺步骤和成本的目的。
81.图2e显示s103步骤和s104步骤形成的结构，包括：衬底110、堆叠结构120、贯穿堆叠结构120的沟道结构130、覆盖堆叠结构120和至少部分衬底110的介质层140、第二沟槽152、沟槽扩口部153以及开孔190。
82.具体地，可以依据第二掩膜开口1812，通过刻蚀工艺于覆盖沟道结构130的介质层140中形成开孔190。为了实现在同一刻蚀步骤中形成开孔190和沟槽扩口部153，在将用于形成第二掩膜开口1812的掩膜版进行结构改进之后，还需要对形成开孔190的刻蚀工艺过程中的一些参数进行调整，以使在同一刻蚀步骤中形成开孔190和沟槽扩口部153。通过使开孔190和沟槽扩口部153在同一刻蚀步骤中形成，达到既形成沟槽扩口部153，又不额外增加工艺步骤和成本的目的。
83.具体地，开孔190可以是形成环状沟槽150之后，且填充环状沟槽150之前形成的具有开口的结构，即可以借助后续的工艺过程中形成开孔190的掩膜版和刻蚀工艺，通过对掩膜版进行结构改进，以及对形成开孔190的刻蚀工艺过程中一些参数进行调整，以使沟槽扩口部153和开孔190在同一刻蚀步骤中形成，达到既形成沟槽扩口部153，又不额外增加工艺步骤和成本的目的。与此同时，通过形成深度和宽度均大于第一沟槽151的沟槽扩口部153，有利于沟槽(即环状沟槽150和沟槽扩口部153)的填充材料的填充质量，改善含氟的气体会从填充材料的空隙中扩散出来问题，以提高器件的良率和可靠性。
84.在一些实施例中，在深孔的刻蚀过程中，由于刻蚀工艺中的离子入射方向呈一定程度的角度分布，有部分离子并不是垂直入射到深孔内进行刻蚀的，离子在刻蚀时在刻蚀界面存在反射行为，这些都会导致对侧壁的旁推(即过多地刻蚀掉部分的侧壁)，从而导致形成的深孔具有鼓包(bowing)。一般情况下，深孔的bowing靠近深孔的顶端。因此，在半导体器件中形成的密封沟槽(seal ring，sr)存在一定bowing，在对密封沟槽进行填充时，容易造成不完全填实，导致填充的密封沟槽中形成有空隙(void)。然而，通过刻蚀工艺形成密封沟槽和物理气相沉积填充密封沟槽的工艺过程中，会导致含氟(f)的副产物残留在空隙中，在后续的工艺过程(比如，热处理工艺等)之后，氟(f)会从空隙中扩散出来，与后续形成的金属线(metal line)反应，导致器件的良率降低，甚至造成器件电性失效。
85.为了解决该问题，在一些实施例中，可以先形成宽度较大的上部分的深孔，再依据上部分的深孔的底部向下形成下部分的深孔，通过将深孔采用两步形成，可以使得形成的深孔的bowing位置沿着第二方向(z方向)下移，在对深孔进行封闭材料(即填充材料)的填充时，填充材料可以封住空隙，使得含氟的副产物残留被“关”在空隙中。采用上述的两步法形成深孔可以有效地改善直径较小的深孔的填充不实存在空隙的问题。由于在进行深孔填
充时，一般采用从深孔内壁向中间的各向同性方式的填充，对于直径较小的深孔，比如台阶接触孔或者贯穿阵列接触孔，能有效地改善填充不实存在空隙的问题，从而改善f从空隙中泄露导致的器件良率降低的问题。而对于环状沟槽150这样具有较大直径或者宽度的深孔，由于采用的为从深孔内壁向中间的各向同性方式的填充，对于直径或者宽度较大的深孔，采用上述的两步法形成环状沟槽150，可以在一定程度上将形成空隙的位置沿着第二方向(z方向)下移，仍旧可能存在填充不实形成空隙的可能，会有f从空隙中泄露出来的风险。即通过采用上述的两步法形成环状沟槽，虽然减少了含氟(f)的气体扩散出来的可能，但f依然在空隙中没有被去除，随着器件循环使用时间加长，空隙中的f仍然有可能扩散出来，导致器件良率降低和电性失效的问题。
86.为了进一步地改善含氟(f)的气体从空隙中扩散出来，导致的器件电性失效，通过本发明实施例的方法，形成深度和宽度均大于第一沟槽151的沟槽扩口部153(即对形成的环状沟槽150进行扩孔)，以提高器件的良率和可靠性。由于沟槽扩口部153的宽度大于第一沟槽151，更宽的沟槽扩口部153更方便进行填充材料的填充，有利于改善沟槽扩口部153的填充材料的填充质量。与此同时，由上文可知，一般情况下，深孔的bowing靠近深孔的顶端，通过形成深度大于第一沟槽151的沟槽扩口部153，比如，沟槽扩口部153的第二深度l2可以是第一沟槽151的第一深度l1的3倍，使沟槽扩口部153的深度可以覆盖原有的第一沟槽151和第二沟槽152具有bowing的位置。一般情况下，当形成的沟槽扩口部153在第二方向上的第二深度l2≥800nm时，可以覆盖形成bowing的位置，从而消除因为深孔刻蚀导致的bowing的问题，进一步地改善沟槽的填充材料的填充质量，使沟槽被完全填实，即填充沟槽(即沟槽扩口部153和环状沟槽150)中没有形成间隙，从源头上消除了含氟的副产物残留聚集在间隙中的可能性，从而提高器件的良率和可靠性。
87.其中，在s104步骤：于覆盖沟道结构130的介质层140中形成开孔190之后，还包括：
88.在开孔190中形成沟道触点191，沟道触点191与沟道结构130连通。
89.具体地，由上文可知，开孔190可以是形成环状沟槽150之后，且填充环状沟槽150之前形成的具有开口的结构，开孔190可以是位于沟道结构130上方的沟道接触孔。在形成开孔190之后，还可以在作为沟道接触孔的开孔190中形成沟道触点191，沟道触点191与沟道结构130连通。其中，沟道结构130可以为存储沟道(channel hole)结构，作为半导体器件的数据存储单元，用于实现数据存储功能。一般情况下，存储沟道结构包括阻挡层(blocking layer)、电荷俘获层(charge trap layer)和隧穿层(tunneling layer)。一般情况下，沟道接触孔(channel hole contact)位于存储沟道结构的上方，且在沟道接触孔和存储沟道结构之间还形成有漏极结构(未在图中示出)，漏极结构的材料可以具有n型材料或者p型材料掺杂的多晶硅。在对形成开孔190的掩膜版进行结构改进，使掩膜版用于在同一刻蚀步骤中形成分别对应于形成沟槽扩口部153和开孔190的第一掩膜开口1811和第二掩膜开口1812。在对掩膜版进行结构改进之后，再通过对形成沟道接触孔的刻蚀工艺过程中的一些参数进行调整，以在同一刻蚀步骤中形成沟槽扩口部153和沟道接触孔。比如，在通过干法刻蚀形成沟道接触孔时，可以通过选取合适的刻蚀气体，比如选取氧化物(介质层140的材料)相对于多晶硅(存储沟道结构上方的漏极结构的材料)的刻蚀选择比较大的刻蚀气体，即介质层140的速度较快，刻蚀漏极结构的速度较慢，甚至基本不刻漏极结构，从而在同一刻蚀步骤中形成沟道接触孔和沟槽扩口部153。
90.此外，除了选取合适的刻蚀气体之外，根据实际工艺需求，还可以对形成开孔190和沟槽扩口部153的其它参数进行一些适应性的调整，从而实现沟槽扩口部153和开孔190在同一刻蚀步骤中形成，又不额外增加工艺步骤和成本。与此同时，通过形成深度和宽度均大于第一沟槽151的沟槽扩口部153，有利于沟槽的填充材料的填充质量，改善含氟的气体会从填充材料的空隙中扩散出来问题，以提高器件的良率和可靠性。另外，当开孔190不作为沟道接触孔，而是其它工艺流程中的开口时，可以通过调整形成开孔190过程中的刻蚀工艺参数，比如刻蚀气体、反应时间等，从而实现沟槽扩口部153和开孔190在同一刻蚀步骤中形成，达到改善沟槽的填充材料的填充质量，又不额外增加工艺步骤和成本的目的。
91.其中，在s103步骤：于第一沟槽151的顶部向下形成沟槽扩口部153之后，还包括：
92.s105步骤：在形成沟道触点的步骤中同时对沟槽扩口部153和环状沟槽150进行封闭材料(即填充材料)的填充，封闭材料环绕堆叠结构120设置而形成封闭环154。
93.图2f显示s105步骤形成的结构，包括：衬底110、堆叠结构120、贯穿堆叠结构120的沟道结构130、覆盖堆叠结构120和至少部分衬底110的介质层140以及封闭环154。其中，位于第一沟槽151和环状沟槽150中的填充材料形成封闭环154。
94.具体地，可以通过对沟槽扩口部153和环状沟槽150进行填充材料的填充，填充材料环绕堆叠结构120设置而形成封闭环154。一般情况下环状沟槽150和沟槽扩口部153的填充材料是导电材料，比如钨(w)，封闭环154可以通过对环状沟槽150和沟槽扩口部153进行一次或多次沉积工艺形成。
95.请继续参阅图2f，在对沟槽扩口部153和环状沟槽150进行填充材料的填充时，还可以对第一台阶接触孔161、第二台阶接触孔162、第一贯穿阵列接触孔171和第二贯穿阵列接触孔172进行填充，填充材料于第一台阶接触孔161和第二台阶接触孔162中形成台阶接触填充块163，填充材料于第一贯穿阵列接触孔171和第二贯穿阵列接触孔172中形成贯穿阵列接触填充块173。其中，台阶接触填充块163包括第一台阶触点1611和第二台阶触点1621.其中，贯穿阵列接触填充块173包括第一贯穿阵列触点1711和第二贯穿阵列触点1721。其中，台阶接触填充块163和贯穿阵列接触填充块173的材料可以是导电材料，比如钨(w)。
96.基于上述本技术实施例的半导体器件的制作方法，如图2f所示，本技术实施例还提供了一种半导体器件，包括：衬底110；位于衬底110上的堆叠结构120；贯穿堆叠结构120的沟道结构130；覆盖堆叠结构120和至少部分衬底110的介质层140；位于介质层140中的封闭环154，封闭环154的顶部形成有沟槽扩口部结构1531，封闭环154环绕堆叠结构120设置；位于介质层140中的沟道触点191；其中，沟槽扩口部结构1531自顶端到下端呈推拔状。通过在形成沟道触点191时，同时形成呈推拔状的沟槽扩口部结构1531(即沟槽扩口部153的在xz方向的截面形状呈倒梯形)，以达到改善沟槽的填充材料的填充质量，又不额外增加工艺步骤和成本的目的。
97.其中，沟道结构130可以为存储沟道结构，用于存储数据。此外，沟道结构130也可以是虚拟沟道结构，用于起支撑作用。
98.其中，半导体器件，还包括：
99.堆叠结构120包括台阶结构121，台阶结构121包括以台阶的形式层叠设置的栅极层1211和绝缘层1212；
100.位于堆叠结构120中的第一台阶触点1611和第二台阶触点1621，第二台阶触点1621位于第一台阶触点1611的下方并于第一台阶触点1611连通，且第二台阶触点1621穿过部分介质层140并延伸到各相对应的栅极层1211，第一台阶触点1611在第一方向上的宽度大于第二台阶触点1621在第一方向上的宽度。
101.请参阅图2f，半导体器件还包括：位于堆叠结构120中的第一台阶触点1611和第二台阶触点1621。其中，第二台阶触点1621位于第一台阶触点1611的下方并于第一台阶触点1611连通，且第二台阶触点1621穿过部分介质层140并延伸到各相对应的栅极层1211，第一台阶触点1611在第一方向上的宽度大于第二台阶触点1621在第一方向上的宽度。通过先形成宽度较大的第一台阶接触孔161，再依据第一台阶接触孔161的底部向下形成第二台阶接触孔162，改善形成的台阶接触孔的bowing问题，有利于第一台阶接触孔161和第二台阶接触孔162的填充材料的填充质量，以提高器件的良率和可靠性。与此同时，通过在形成第一沟槽151和第二沟槽152时，形成第一台阶接触孔161和第二台阶接触孔162，减少了工艺步骤又降低了成本。在形成第一台阶接触孔161和第二台阶接触孔162之后，对第一台阶接触孔161和第二台阶接触孔162进行填充，以分别形成第一台阶触点1611和第二台阶触点1621。其中，台阶接触填充块163包括第一台阶触点1611和第二台阶触点1621。通过形成填充质量更好的第一台阶触点1611和第二台阶触点1621，以提高器件的良率和可靠性。
102.其中，半导体器件，还包括：
103.位于介质层140中的第一贯穿阵列触点1711和第二贯穿阵列触点1721，第二贯穿阵列触点1721位于第一贯穿阵列触点1711的下方并与第一贯穿阵列触点1711连通，且第二贯穿阵列触点1721贯穿介质层140并延伸到衬底110，第一贯穿阵列触点1711在第一方向上的宽度大于第二贯穿阵列触点1721在第一方向上的宽度。
104.请继续参阅图2f，半导体器件还包括：位于介质层140中的第一贯穿阵列触点1711和第二贯穿阵列触点1721。其中，第二贯穿阵列触点1721位于第一贯穿阵列触点1711的下方并与第一贯穿阵列触点1711连通，且第二贯穿阵列触点1721贯穿介质层140并延伸到衬底110，第一贯穿阵列触点1711在第一方向上的宽度大于第二贯穿阵列触点1721在第一方向上的宽度。通过先形成宽度较大的第一台阶接触孔161，再依据第一台阶接触孔161的底部向下形成第二台阶接触孔162，以改善形成的台阶接触孔的bowing问题，有利于第一台阶接触孔161和第二台阶接触孔162的填充材料的填充质量，以提高器件的良率和可靠性。与此同时，通过在形成第一沟槽151和第二沟槽152时，形成第一台阶接触孔161和第二台阶接触孔162，减少了工艺步骤又降低了成本。在形成第一贯穿阵列接触孔171和第二贯穿阵列接触孔172之后，对第一贯穿阵列接触孔171和第二贯穿阵列接触孔172进行填充，以分别形成第一贯穿阵列触点1711和第二贯穿阵列触点1721。其中，贯穿阵列接触填充块173包括第一贯穿阵列触点1711和第二贯穿阵列触点1721。通过形成填充质量更好的第一贯穿阵列触点1711和第二贯穿阵列触点1721，以提高器件的良率和可靠性。
105.其中，沟槽扩口部结构1531在第二方向上具有第二深度l2，第二深度l2不小于800nm。
106.具体地，由上文可知，一般情况下，深孔的bowing靠近深孔的顶端，通过形成深度大于第一沟槽151的沟槽扩口部153，比如，沟槽扩口部153的第二深度l2可以是第一沟槽151的第一深度l1的3倍，使沟槽扩口部153的深度可以覆盖原有的第一沟槽151和第二沟槽
152具有bowing的位置。一般情况下，当形成的沟槽扩口部153在第二方向上的第二深度l2≥800nm时，可以覆盖形成bowing的位置，从而消除因为深孔刻蚀导致的bowing的问题，进一步地改善沟槽的填充材料的填充质量，使沟槽被完全填实，即填充的沟槽扩口部153和环状沟槽150中没有形成间隙，从源头上消除了含氟的副产物残留聚集在间隙中的可能性，从而提高器件的良率和可靠性。在形成沟槽扩口部153之后，对沟槽扩口部进行填充，以形成沟槽扩口部结构1531。通过形成填充质量更好的包括沟槽扩口部结构1531的密封环154，以提高器件的良率和可靠性。
107.请参阅图4，为本发明实施例提供的具有封闭环154的半导体器件的结构示意图，由图4可知，形成的封闭环154环绕堆叠结构120(位于如图4所示的a1区域)设置。通过封闭环154释放、阻隔三维存储器在封装过程中产生的应力，并阻隔三维存储器在制造、使用时的水汽，从而了保持三维存储器的可靠性。需要说明的是，图4仅示意出了封闭环154为矩形的情况，在实际应用中，封闭环154的形状可以为任意环形的形状，比如，圆形、多边形和椭圆形等。
108.此外，需要说明的是，图4仅示出了与本发明实施例内容相关的结构，本发明的半导体器件可以进一步包括用于实现该器件的完整功能的其它组件和/或结构。
109.应当理解的是，本发明实施例中半导体器件的各个组成部分的结构和制作工艺可参考上述半导体器件的制作方法的实施例，此处不再赘述。
110.基于上述本技术实施例的半导体器件及其制作方法，本技术实施例还提供了一种三维存储器，三维存储器包括阵列存储结构和外围电路，其中，阵列存储结构包括上述任一项的半导体器件。
111.具体地，三维存储器(3d nand flash)包括阵列存储结构(array)和外围电路(periphery circuit)，上述任一项的半导体器件位于阵列存储结构中，其中，阵列存储结构用于存储信息，而外围电路可以位于阵列存储结构的上方或者下方，也可以位于阵列存储结构的四周，外围电路用于控制对应的阵列存储结构。另外，该半导体器件还可以应用于其它的微电子器件中，比如，非易失闪存(nor flash)等，具体不作限制。
112.基于上述本技术实施例的半导体器件及其制作方法，本技术实施例还提供了一种存储系统，存储系统包括控制器和三维存储器，控制器耦合至三维存储器并用于控制三维存储器存储数据，三维存储器包括上述任一项的半导体器件。
113.具体地，如图5所示，存储系统200包括控制器210和一个或多个三维存储器220，其中，三维存储器220包括一个或多个阵列存储结构221和外围电路222。存储系统200可通过控制器210与主机300通信，其中，控制器210可经由一个或多个三维存储器220中的通道连接到一个或多个三维存储器220。每个三维存储器220可以由控制器210经由三维存储器220中的通道来管理。
114.根据以上所述，本发明的实施例揭露了半导体器件、其制作方法、三维存储器及存储系统，尤其所述的半导体器件的制作方法包括：形成半导体结构，半导体结构包括衬底、位于衬底上的堆叠结构、贯穿堆叠结构的沟道结构，以及覆盖堆叠结构和至少部分衬底的介质层；形成环状沟槽，环状沟槽穿过介质层并延伸到衬底，且环绕堆叠结构设置；于环状沟槽的顶部向下形成沟槽扩口部；于覆盖沟道结构的介质层中形成开孔；其中，沟槽扩口部与开孔在同一刻蚀步骤中形成。通过本发明的方法，于环状沟槽的顶部向下形成沟槽扩口
部，即对环状沟槽进行扩孔，有利于沟槽的填充材料的填充质量，改善含氟的气体会从填充材料的空隙中扩散出来问题，以提高器件的良率和可靠性。
115.以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。
技术特征：
1.一种半导体器件的制作方法，其特征在于，所述半导体器件的制作方法，包括：形成半导体结构，所述半导体结构包括衬底、位于所述衬底上的堆叠结构、贯穿所述堆叠结构的沟道结构，以及覆盖所述堆叠结构和至少部分所述衬底的介质层；形成环状沟槽，所述环状沟槽穿过所述介质层并延伸到所述衬底，且环绕所述堆叠结构设置；于所述环状沟槽的顶部向下形成沟槽扩口部；于覆盖所述沟道结构的所述介质层中形成开孔；其中，所述沟槽扩口部与所述开孔在同一刻蚀步骤中形成。2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述形成环状沟槽，具体包括：形成第一沟槽，所述第一沟槽穿过部分所述介质层且环绕所述堆叠结构设置；于所述第一沟槽的底部向下形成第二沟槽，所述第二沟槽贯穿所述介质层并延伸到所述衬底，所述第一沟槽和所述第二沟槽在沿平行于所述衬底的表面的第一方向上分别具有第一宽度和第二宽度，所述第一宽度大于所述第二宽度。3.如权利要求2所述的半导体器件的制作方法，其特征在于，所述形成沟槽扩口部，具体包括：自包围所述第一沟槽的所述介质层的顶部向下形成含盖所述第一沟槽和至少部分所述第二沟槽的所述沟槽扩口部，且所述沟槽扩口部的下端连接所述第二沟槽；其中，所述沟槽扩口部的顶端在所述第一方向具有第三宽度，所述第一沟槽在沿所述衬底厚度方向的第二方向上具有第一深度，所述沟槽扩口部在所述第二方向上具有第二深度，所述第三宽度大于所述第一宽度，所述第二深度大于所述第一深度。4.如权利要求2所述的半导体器件的制作方法，其特征在于，所述堆叠结构包括台阶结构，所述台阶结构包括以台阶的形式层叠设置的栅极层和绝缘层，所述半导体器件的制作方法，还包括：形成第一台阶接触孔，所述第一台阶接触孔穿过部分所述介质层；于所述第一台阶接触孔的底部向下形成第二台阶接触孔，所述第二台阶接触孔穿过部分所述介质层并延伸到各相对应的所述栅极层；其中，所述第一台阶接触孔与所述第一沟槽在同一刻蚀步骤中形成，所述第二台阶接触孔与所述第二沟槽在同一刻蚀步骤中形成，所述第一台阶接触孔在所述第一方向上的宽度大于所述第二台阶接触孔在所述第一方向上的宽度。5.如权利要求2所述的半导体器件的制作方法，其特征在于，在所述形成半导体结构之后，还包括：形成第一贯穿阵列接触孔，所述第一贯穿阵列接触孔贯穿部分所述介质层，且靠近所述堆叠结构；于所述第一贯穿阵列接触孔的底部向下形成第二贯穿阵列接触孔，所述第二贯穿阵列接触孔贯穿所述介质层并延伸到所述衬底；所述第一贯穿阵列接触孔与所述第一沟槽在同一刻蚀步骤中形成，所述第二贯穿阵列接触孔与所述第二沟槽在同一刻蚀步骤中形成，所述第一贯穿阵列接触孔在所述第一方向上的宽度大于所述第二贯穿阵列接触孔在所述第一方向上的宽度。
6.如权利要求1所述的半导体器件的制作方法，其特征在于，在所述于覆盖所述沟道结构的所述介质层中形成开孔之后，还包括：在所述开孔中形成沟道触点，所述沟道触点与所述沟道结构连通。7.如权利要求6所述的半导体器件的制作方法，其特征在于，在所述形成沟槽扩口部之后，还包括：在所述形成沟道触点的步骤中同时对所述沟槽扩口部和所述环状沟槽进行封闭材料的填充，所述封闭材料环绕所述堆叠结构设置而形成封闭环。8.如权利要求1所述的半导体器件的制作方法，其特征在于，在所述形成沟槽扩口部之前，还包括：在所述介质层上形成掩膜层，所述掩膜层具有第一掩膜开口和第二掩膜开口，所述第一掩膜开口与所述沟槽扩口部相对应，所述第二掩膜开口与所述开孔相对应。9.一种半导体器件，其特征在于，包括：衬底；位于所述衬底上的堆叠结构；贯穿所述堆叠结构的沟道结构；覆盖所述堆叠结构和至少部分所述衬底的介质层；位于所述介质层中的密封环，所述密封环的顶部形成有沟槽扩口部结构，所述密封环环绕所述堆叠结构设置；位于所述介质层中的沟道触点，所述沟道触点与所述沟道结构连通；其中，所述沟槽扩口部结构自顶端到下端呈推拔状。10.如权利要求9所述的半导体器件，其特征在于，所述半导体器件，还包括：所述堆叠结构包括台阶结构，所述台阶结构包括以台阶的形式层叠设置的栅极层和绝缘层；位于所述堆叠结构中的第一台阶触点和第二台阶触点，所述第二台阶触点位于所述第一台阶触点的下方并于所述第一台阶触点连通，且所述第二台阶触点穿过部分介质层并延伸到各相对应的所述栅极层，所述第一台阶触点在第一方向上的宽度大于所述第二台阶触点在所述第一方向上的宽度。11.如权利要求9所述的半导体器件，其特征在于，所述半导体器件，还包括：位于所述介质层中的第一贯穿阵列触点和第二贯穿阵列触点，所述第二贯穿阵列触点位于所述第一贯穿阵列触点的下方并与所述第一贯穿阵列触点连通，且所述第二贯穿阵列触点贯穿所述介质层并延伸到所述衬底，所述第一贯穿阵列触点在所述第一方向上的宽度大于所述第二贯穿阵列触点在所述第一方向上的宽度。12.一种三维存储器，其特征在于，所述三维存储器包括阵列存储结构和外围电路，其中，所述阵列存储结构包括如权利要求9至11任一项所述的半导体器件。13.一种存储系统，其特征在于，所述存储系统包括控制器和三维存储器，所述控制器耦合至所述三维存储器并用于控制所述三维存储器存储数据，所述三维存储器包括如权利要求9至11任一项所述的半导体器件。
技术总结
本发明提供了一种半导体器件、其制作方法、三维存储器及存储系统，半导体器件的制作方法，包括：形成半导体结构，半导体结构包括衬底、位于衬底上的堆叠结构、贯穿堆叠结构的沟道结构，以及覆盖堆叠结构和至少部分衬底的介质层；形成环状沟槽，环状沟槽穿过介质层并延伸到衬底，且环绕堆叠结构设置；于环状沟槽的顶部向下形成沟槽扩口部；于覆盖沟道结构的介质层中形成开孔；其中，沟槽扩口部与开孔在同一刻蚀步骤中形成。通过本发明的方法，于环状沟槽的顶部向下形成沟槽扩口部，即对环状沟槽进行扩孔，有利于沟槽的填充材料的填充质量，改善含氟的气体会从填充材料的空隙中扩散出来问题，以提高器件的良率和可靠性。以提高器件的良率和可靠性。以提高器件的良率和可靠性。
