存储器测试方法、设备及系统与流程
1.本技术涉及存储器的设计与制造领域，具体而言，涉及一种存储器测试方法、设备及系统。
背景技术：
2.存储器的制造工艺复杂、工序繁多，因此，在存储器的制造过程中可能会导致存储器产生诸多缺陷，例如，导致存储器中某些存储位失效。当然，也有部分存储器在使用初期时性能正常，但是，经过一段时间的使用之后，缺陷被激发，同样可能会导致存储器中某些存储位失效的可能性。
技术实现要素：
3.本技术的目的在于，提供一种存储器测试方法、设备及系统，以解决上述问题。
4.本技术实施例提供的存储器测试方法，包括：
5.根据上位机发送的测试方式指示信息，生成目标存储区域中每个存储位对应的测试数据，目标存储区域位于被测存储器中；
6.针对目标存储区域中的每个存储位，将存储位对应的测试数据写入存储位中；
7.从目标存储区域中的每个存储位中读取实际数据；
8.对目标存储区域中每个存储位对应的测试数据和实际数据进行对比，获得地址失效测试结果。
9.本技术实施例提供的存储器测试方法的实施过程中，由于目标存储区域中每个存储位对应的测试数据是根据上位机发送的测试方式指示信息自动生成的，且生成目标存储区域中每个存储位对应的测试数据之后，针对目标存储区域中的每个存储位，将存储位对应的测试数据写入存储位中，此后，从目标存储区域中的每个存储位中读取实际数据，并对目标存储区域中每个存储位对应的测试数据和实际数据进行对比，便可以获得地址失效测试结果，从而实现目标存储器的地址失效测试，且由于整个地址失效测试过程自动化程度较高，所涉及的逻辑处理过程简单，因此，又能够保证被测存储器的地址失效测试效率。
10.结合第一方面，本技术实施例还提供了第一方面的第一种可选的实施方式，根据上位机发送的测试方式指示信息，生成目标存储区域中每个存储位对应的测试数据，包括：
11.根据测试方式指示信息获取区域选取策略和数据生成策略；
12.根据区域选取策略从被测存储器中选取出目标存储区域，目标存储区域中包括至少一个储存库；
13.根据数据生成策略生成目标存储区域中每个存储位对应的测试数据。
14.在上述实施方式中，根据测试方式指示信息能够同时获取区域选取策略和数据生成策略，根据区域选取策略能够获取区域选取策略和数据生成策略，根据数据生成策略能够生成目标存储区域中每个存储位对应的测试数据，因此，能够提高被测存储器地址失效测试的可控性。
15.结合第一方面，本技术实施例还提供了第一方面的第二种可选的实施方式，针对目标存储区域中的每个存储位，将存储位对应的测试数据写入存储位中，包括：
16.获取目标存储区域中每个存储位的存储地址和对应的测试数据；
17.针对目标存储区域中的每个存储位，对存储位的存储地址和对应的测试数据进行重组设置，获得第一重组数据；
18.将第一重组数据发送给被测存储器，以供被测存储器将存储位对应的测试数据写入存储位中。
19.在上述实施方式中，针对目标存储区域中的每个存储位，将存储位对应的测试数据写入存储位中，包括：获取目标存储区域中每个存储位的存储地址，此后，针对目标存储区域中的每个存储位，对存储位的存储地址和对应的测试数据进行重组设置，获得第一重组数据，将第一重组数据发送给被测存储器，以供被测存储器将存储位对应的测试数据写入存储位中，从而保证存储器测试方法的可靠性。
20.结合第一方面的第二种可选的实施方式，本技术实施例还提供了第一方面的第三种可选的实施方式，对存储位的存储地址和对应的测试数据进行重组设置，获得第一重组数据，包括：
21.获取存储器测试设备与电子引脚阵列之间的第一连接关系，以及电子引脚阵列与被测存储器之间的第二连接关系；
22.根据第一连接关系和第二连接关系，从存储器测试设备的引脚集合中分别确定出与被测存储器中地址控制引脚数组对应的目标地址控制引脚数组，以及与被测存储器中数据输入输出引脚对应的目标数据引脚；
23.根据目标地址控制引脚数组和目标数据引脚对存储位的存储地址和对应的测试数据进行重组设置，获得第一重组数据。
24.结合第一方面的第三种可选的实施方式，本技术实施例还提供了第一方面的第四种可选的实施方式，将第一重组数据发送给被测存储器，以供被测存储器将存储位对应的测试数据写入存储位中，包括：
25.按照第一连接关系将第一重组数据发送给电子引脚阵列，以供电子引脚阵列对存储位对应的测试数据进行电平转换，并按照第二连接关系将存储位的存储地址和经过电平转换之后的测试数据发送给被测存储器，以供被测存储器将经过电平转换之后的测试数据写入存储位中。
26.在上述实施方式中，将第一重组数据发送给被测存储器，以供被测存储器将存储位对应的测试数据写入存储位中，包括：按照第一连接关系将第一重组数据发送给电子引脚阵列，以供电子引脚阵列对存储位对应的测试数据进行电平转换，并按照第二连接关系将存储位的存储地址和经过电平转换之后的测试数据发送给被测存储器，以供被测存储器将经过电平转换之后的测试数据写入存储位中，从而保证测试数据能够顺利写入存储位中，以进一步提高存储器测试方法的可靠性。
27.结合第一方面，本技术实施例还提供了第一方面的第五种可选的实施方式，从目标存储区域中的每个存储位中读取实际数据，包括：
28.针对目标存储区域中的每个存储位，在通过电子引脚阵列从存储位中读取实际数据，并对实际数据进行电平比较之后，从电子引脚阵列获取经过电平比较之后的实际数据。
29.在上述实施方式中，从目标存储区域中的每个存储位中读取实际数据，包括：针对目标存储区域中的每个存储位，在通过电子引脚阵列从存储位中读取实际数据，并对实际数据进行电平比较之后，从电子引脚阵列获取经过电平比较之后的实际数据，从而保证存储器测试设备的可靠性。
30.结合第一方面，本技术实施例还提供了第一方面的第六种可选的实施方式，对目标存储区域中每个存储位对应的测试数据和实际数据进行对比，获得地址失效测试结果，包括：
31.从目标存储区域中每读取一条实际数据，则根据实际数据的读取次序，确定出与实际数据对应的目标测试数据；
32.判断实际数据与目标测试数据是否一致；
33.若实际数据与目标测试数据不一致，则获得包括目标失效地址和实际数据的地址失效测试结果，目标失效地址为目标存储区域中读取出实际数据的存储位的存储地址。
34.上述实施方式中，对目标存储区域中每个存储位对应的测试数据和实际数据进行对比，获得地址失效测试结果，包括：从目标存储区域中每读取一条实际数据，则根据实际数据的读取次序，确定出与实际数据对应的目标测试数据，并判断实际数据与目标测试数据是否一致，以在实际数据与目标测试数据不一致，获得包括目标失效地址和实际数据的地址失效测试结果，目标失效地址为目标存储区域中读取出实际数据的存储位的存储地址。由于从目标存储区域中每读取一条实际数据时，是根据实际数据的读取次序，确定出与实际数据对应的目标测试数据的，所涉及的逻辑处理过程简单，因此，能够进一步提高被测存储器的地址失效测试效率。
35.结合第一方面的第六种可选的实施方式，本技术实施例还提供了第一方面的第七种可选的实施方式，根据上位机发送的测试方式指示信息，生成目标存储区域中每个存储位对应的测试数据之后，存储器测试方法还包括：
36.在预设时间长度之后，按照预设时间间隔，将目标存储区域中每个存储位的存储地址依次发送给地址失效存储模块；
37.获得包括目标失效地址和实际数据的地址失效测试结果，包括：
38.通过地址失效存储模块接收实际数据时，获取当前时刻地址失效存储模块接收到的存储地址，以获得包括目标失效地址和实际数据的地址失效测试结果，目标失效地址为当前时刻地址失效存储模块接收到的存储地址。
39.结合第一方面的第六种可选的实施方式，本技术实施例还提供了第一方面的第八种可选的实施方式，对目标存储区域中每个存储位对应的测试数据和实际数据进行对比，获得地址失效测试结果之后，存储器测试方法还包括：
40.对目标失效地址和实际数据进行重组设置，获得第二重组数据；
41.按照地址失效存储模块的外设存储器所要求的数据格式对第二重组数据进行数据格式转换；
42.将经过数据格式转换之后的第二重组数据存储于外设存储器中。
43.在上述实施方式中，由于第二重组数据最终存储于地址失效存储模块的外设存储器中，因此，存储容量不受限制，从而能够满足较大容量的测试应用需求。
44.第二方面，本技术实施例提供的存储器测试设备，包括：
45.数据生成模块，用于根据上位机发送的测试方式指示信息，生成目标存储区域中每个存储位对应的测试数据，目标存储区域位于被测存储器中；
46.数据写入模块，用于针对目标存储区域中的每个存储位，将存储位对应的测试数据写入存储位中；
47.数据读取模块，用于从目标存储区域中的每个存储位中读取实际数据；
48.数据对比模块，用于对目标存储区域中每个存储位对应的测试数据和实际数据进行对比，获得地址失效测试结果。
49.第三方面，本技术实施例提供的存储器测试系统包括电子引脚阵列和存储器测试设备，存储器测试设备通过电子引脚阵列与被测存储器连接；
50.针对目标存储区域中的每个存储位，存储器测试设备通过电子引脚阵列将存储位对应的测试数据写入存储位中；
51.存储器测试设备通过电子引脚阵列从目标存储区域中的每个存储位中读取实际数据。
52.结合第三方面，本技术实施例还提供了第三方面的第一种可选的实施方式，存储器测试系统还包括上位机，存储器测试设备与上位机连接；
53.上位机用于获取测试方式指示信息，并将测试方式指示信息发送给存储器测试设备；
54.存储器测试设备用于：
55.根据上位机发送的测试方式指示信息，生成目标存储区域中每个存储位对应的测试数据，目标存储区域位于被测存储器中；
56.针对目标存储区域中的每个存储位，通过电子引脚阵列将存储位对应的测试数据写入存储位中；
57.通过电子引脚阵列从目标存储区域中的每个存储位中读取实际数据；
58.对目标存储区域中每个存储位对应的测试数据和实际数据进行对比，获得地址失效测试结果。
59.本技术实施例提供的存储器测试设备及系统具有与第一方面，或第一方面的任意一种可选的实施方式所提供的存储器测试方法相同的有益效果，此处不作赘述。
附图说明
60.为了更清楚地说明本技术实施例的技术方案，下面将对本技术实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
61.图1为本技术实施例提供的一种存储器测试方法的步骤流程图。
62.图2为本技术实施例提供的一种存储器测试方法的辅助性说明图。
63.图3为本技术实施例提供的一种被测存储器的储存库地址分配示意图。
64.图4为本技术实施例提供的一种存储器测试系统中存储器测试设备、电子引脚阵列和被测存储器的连接方式示意图。
65.图5为本技术实施例提供的一种地址失效存储模块的功能说明图。
66.图6为本技术实施例提供的一种存储器测试设备的示意性结构框图。
67.附图标记：100-存储器测试设备；110-数据生成模块；120-数据写入模块；130-数据读取模块；140-数据对比模块。
具体实施方式
68.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行描述。此外，应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
69.请参阅图1，为本技术提供的存储器测试方法的步骤流程图，本技术实施例提供的存储器测试方法应用于存储器测试设备，而存储器测试设备可以是，但不限于现场可编程逻辑门阵列(field programmable gate array，fpga)。此外，需要说明的是，本技术实施例提供的存储器测试方法不以图1及以下所示的顺序为限制，以下结合图1和图2对存储器测试方法的步骤流程进行描述。
70.步骤s100，根据上位机发送的测试方式指示信息，生成目标存储区域中每个存储位对应的测试数据，目标存储区域位于被测存储器中。
71.本技术实施例中，上位机为可以直接发出操控命令的计算机，上位机响应测试人员触发的操作命令，生成测试方式指示信息，并将测试方式指示信息发送给存储器测试设备，存储器测试设备通过高速通信接口接收测试方式指示信息，并缓存于控制模块，再通过控制模块将测试方式指示信息发送给时序特征生成模块，也称，pattern generate模块，以下简称pg模块，此后，便通过pg模块执行步骤s100。
72.对于目标存储区域，其可以是固定区域，也可以是可控区域。若目标存储区域为固定区域，则其可以是整个被测存储器，也即，目标存储区域为被测存储器本身，也可以是被测存储器中指定的至少一个储存库，也称bank，而被测存储器可以是双倍速率同步动态随机存储器，也即，ddr sdram，也可以是高速缓冲存储器，本技术实施例对此不作具体限制。若目标存储区域为可控区域，则其可以通过测试方式指示信息确定，在此情况下，对于步骤s100，本技术实施例中，作为一种可选的实施方式，其可以包括步骤s110、步骤s120和步骤s130。
73.步骤s110，根据测试方式指示信息获取区域选取策略和数据生成策略。
74.其中，区域选取策略用于指示从被测存储器中选取出哪个，或哪几个储存库，作为目标存储区域，而数据生成策略可以是正棋盘法，也即，按照存储位间隔生成测试数据“0”和“1”，也可以是反棋盘法，也即，按照存储位间隔生成测试数据“1”和“0”。
75.步骤s120，根据区域选取策略从被测存储器中选取出目标存储区域，目标存储区域中包括至少一个储存库。
76.步骤s130，根据数据生成策略生成目标存储区域中每个存储位对应的测试数据。
77.以被测存储器包括图3所示的四个储存库，分别表征为bank0、bank1、bank2和bank3，且每个bank的存储容量为8byte，也即，64bit为例，假设，目标存储区域中仅包括bank0，则目标存储区域中64个存储位的存储地址分别为：
78.00000000；
79.00000001；
80.00000010；
81.……
82.00111111。
83.上述存储地址中，第1bit和第2bit用于表征bank地址，第3bit、第4bit和第5bit为x方向地址，也即，存储器深度方向位地址，第6bit、第7bit和第8bit为y方向地址，也即，存储器位宽方向位地址，当然，实际实施时，若每个储存库的容量增大，则x方向地址和y方向地址位数也可以相应增加，本技术实施例对此不作具体限制。
84.若数据生成策略为正棋盘法，则生成目标存储区域中每个存储位对应的测试数据如表1所示。
85.表1
[0086][0087]
相反，若数据生成策略为反棋盘法，则生成目标存储区域中每个存储位对应的测试数据如表2所示。
[0088]
表2
[0089][0090][0091]
在通过pg模块执行步骤s100之后，pg模块将目标存储区域中每个存储位的存储地址和对应的测试数据发送给时钟特征生成模块，也称，time generate模块，以下简称tg模块，此后，便通过tg模块执行步骤s200。
[0092]
步骤s200，针对目标存储区域中的每个存储位，将存储位对应的测试数据写入存储位中。
[0093]
需要说明的是，本技术实施例中，控制模块还可以生成数据发送周期，并将数据发送周期发送给tg模块，如此，tg模块便可以按照数据发送周期执行步骤s200，也即，针对目标存储区域中的每个存储位，按照数据发送周期将存储位对应的测试数据写入存储位中，而对于数据发送周期，其可以携带于测试方式指示信息，并通过控制模块将其提取出。此外，对于步骤s200本身，本技术实施例中，作为一种可选的实施方式，其可以包括步骤s210、步骤s220和步骤s230。
[0094]
步骤s210，获取目标存储区域中每个存储位的存储地址和对应的测试数据。
[0095]
步骤s220，针对目标存储区域中的每个存储位，对存储位的存储地址和对应的测试数据进行重组设置，获得第一重组数据。
[0096]
实际实施时，可以根据存储器测试设备与电子引脚阵列之间的第一连接关系，以及电子引脚阵列与被测存储器之间的第二连接关系，此后，针对目标存储区域中的每个存储位，便可以根据第一连接关系和第二连接关系，对存储位的存储地址和对应的测试数据进行重组设置，获得第一重组数据，也即，步骤s220中，“对存储位的存储地址和对应的测试数据进行重组设置，获得第一重组数据”可以通过步骤s221、步骤s222和步骤s223实现。
[0097]
步骤s221，获取存储器测试设备与电子引脚阵列之间的第一连接关系，以及电子引脚阵列与被测存储器之间的第二连接关系。
[0098]
步骤s222，根据第一连接关系和第二连接关系，从存储器测试设备的引脚集合中分别确定出与被测存储器中地址控制引脚数组对应的目标地址控制引脚数组，以及与被测
存储器中数据输入输出引脚对应的目标数据引脚。
[0099]
步骤s223，根据目标地址控制引脚数组和目标数据引脚对存储位的存储地址和对应的测试数据进行重组设置，获得第一重组数据。
[0100]
假设，存在图4所示的存储器测试系统，包括存储器测试设备、电子引脚阵列和被测存储器。
[0101]
图4所示的存储器测试系统中，存储器测试设备与电子引脚阵列之间的第一连接关系如表3所示。
[0102]
表3
[0103]
存储器测试设备电子引脚阵列引脚a10第一电子引脚引脚a11第二电子引脚引脚a12第三电子引脚引脚a13第四电子引脚引脚a14第五电子引脚引脚a15第六电子引脚引脚a16第七电子引脚引脚a17第八电子引脚引脚d10第九电子引脚
[0104]
图4所示的存储器测试系统中，电子引脚阵列与被测存储器之间的第二连接关系如表4所示。
[0105]
表4
[0106]
电子引脚阵列被测存储器第一电子引脚引脚a27第二电子引脚引脚a26第三电子引脚引脚a25第四电子引脚引脚a24第五电子引脚引脚a23第六电子引脚引脚a22第七电子引脚引脚c1第八电子引脚引脚c0第九电子引脚引脚d20
[0107]
假设，被测存储器中，通过地址控制引脚数组【c0，c1，a22，a23，a24，a25，a26，a27】所表征的8个引脚接收存储地址，其中，【c0，c1】表征的2个控制引脚用于接收bank地址，【a22，a23，a24】表征的3个地址引脚用于接收x方向地址，【a25，a26，a27】表征的3个地址引脚用于接收y方向地址，在第一连接关系如表3所示，第二连接关系如表4所示的情况下，从存储器测试设备的引脚集合中确定出目标地址控制引脚数组为【a17，a16，a15，a14，a13，a12，a11，a10】，其中，【a17，a16】表征的2个引脚用于发送bank地址，【a15，a14，a13】表征的3个引脚用于发送x方向地址，【a12，a11，a10】表征的3个引脚用于发送y方向地址。
[0108]
再假设，被测存储器中，通过数据输入输出引脚d20接收测试数据，在第一连接关
系如表3所示，第二连接关系如表4所示的情况下，从存储器测试设备的引脚集合中确定出目标数据引脚为d10。
[0109]
在根据第一连接关系和第二连接关系，从存储器测试设备的引脚集合中分别确定出与被测存储器中地址控制引脚数组【c0，c1，a22，a23，a24，a25，a26，a27】对应的目标地址控制引脚数组【a17，a16，a15，a14，a13，a12，a11，a10】，以及与被测存储器中数据输入输出引脚d20对应的目标数据引脚d10之后，便可以根据目标地址控制引脚数组【a17，a16，a15，a14，a13，a12，a11，a10】和目标数据引脚d10对存储位的存储地址和对应的测试数据进行重组设置，获得第一重组数据。以存储地址为00000001的存储位为例，若数据生成策略为正棋盘法，则该存储位对应的测试数据为1，则对该存储位的存储地址和对应的测试数据进行重组设置的过程为：通过引脚a10输入y方向地址中的第3bit，也即“1”，通过引脚a11输入y方向地址中的第2bit，也即“0”，通过引脚a12输入y方向地址中的第1bit，也即“0”，通过引脚a13输入x方向地址中的第3bit，也即“0”，通过引脚a14输入x方向地址中的第2bit，也即“0”，通过引脚a15输入x方向地址中的第1bit，也即“0”，通过引脚a16输入bank地址中的第2bit，也即“0”，通过引脚a17输入bank地址中的第1bit，也即“0”，通过数据输入输出引脚d10输入该存储位对应的测试数据，也即“1”，最终，获得第一重组数据为【1，0，0，0，0，0，0，0，1】。
[0110]
步骤s230，将第一重组数据发送给被测存储器，以供被测存储器将存储位对应的测试数据写入存储位中。
[0111]
本技术实施例中，可以按照第一连接关系将第一重组数据发送给电子引脚阵列，以供电子引脚阵列对存储位对应的测试数据进行电平转换，并按照第二连接关系将存储位的存储地址和经过电平转换之后的测试数据发送给被测存储器，以供被测存储器将经过电平转换之后的测试数据写入存储位中。需要说明的是，本技术实施例中，电子引脚阵列对存储位对应的测试数据进行电平转换的目的在于，使得测试数据最终与被测存储器的存储激励电压一致，从而保证测试数据能够顺利写入存储位中，以进一步提高存储器测试方法的可靠性。例如，测试数据为逻辑高电平“1”，则其在存储器测试设备中实际为1.5v电信号，测试数据为逻辑高电平“0”，则其在存储器测试设备中实际为0v电信号，对于1.5v电信号，需要对其进行电平转换，获得1.2v电信号，对于0v电信号，需要对其进行电平转换，获得0.5v电信号，具体转换目标值需要根据被测存储器的属性确定，本技术实施例对此不作限制。
[0112]
在通过tg模块执行步骤200之后，tg模型将继续执行步骤s300。
[0113]
步骤s300，从目标存储区域中的每个存储位中读取实际数据。
[0114]
需要说明的是，本技术实施例中，可以按照执行步骤s200时测试数据的写入次序从目标存储区域中的每个存储位中读取实际数据。
[0115]
此外，在存储器测试系统中包括电子引脚阵列的情况下，针对目标存储区域中的每个存储位，实际可以先通过电子引脚阵列从存储位中读取实际数据，并对实际数据进行电平比较，此后，通过tg模块从电子引脚阵列获取经过电平比较之后的实际数据，从而保证存储器测试设备的可靠性。基于此，步骤s300实际包括：针对目标存储区域中的每个存储位，在通过电子引脚阵列从存储位中读取实际数据，并对实际数据进行电平比较之后，从电子引脚阵列获取经过电平比较之后的实际数据。具体电平比较过程可以是：针对目标存储区域中的每个存储位，在通过电子引脚阵列从存储位中读取实际数据之后，将其与预设电
平阈值进行比较，若大于预设电平阈值，则认为实际数据为逻辑高电平“1”，若小于预设电平阈值，则认为实际数据为逻辑低电平“0”，而预设电平阈值可以由测试人员通过上位机设置，并发送给电子引脚阵列，具体数值则可以根据被测存储器的属性确定，本技术实施例对此不作限制。
[0116]
步骤s400，对目标存储区域中每个存储位对应的测试数据和实际数据进行对比，获得地址失效测试结果。
[0117]
由于可以按照执行步骤s200时测试数据的写入次序从目标存储区域中的每个存储位中读取实际数据，因此，本技术实施例中，步骤s400可以包括步骤s410、步骤s420和步骤s430。
[0118]
步骤s410，从目标存储区域中每读取一条实际数据，则根据实际数据的读取次序，确定出与实际数据对应的目标测试数据。
[0119]
例如，从目标存储区域中读取到某条实际数据(为方便后续描述，将该条实际数据定义为目标实际数据)，且目标实际数据的读取次序为1，则与目标实际数据对应的目标测试数据的写入次序同样为1，也即，目标测试数据为写入存储地址为00000000的存储位。那么，在数据生成策略为正棋盘法的情况下，目标测试数据为0，在数据生成策略为反棋盘法的情况下，目标测试数据为1。
[0120]
再例如，从目标存储区域中读取到某条实际数据(为方便后续描述，将该条实际数据定义为目标实际数据)，且目标实际数据的读取次序为2，则与目标实际数据对应的目标测试数据的写入次序同样为2，也即，目标测试数据为写入存储地址为00000001的存储位。那么，在数据生成策略为正棋盘法的情况下，目标测试数据为1，在数据生成策略为反棋盘法的情况下，目标测试数据为0。
[0121]
步骤s420，判断实际数据与目标测试数据是否一致。
[0122]
步骤s430，若实际数据与目标测试数据不一致，则获得包括目标失效地址和实际数据的地址失效测试结果，目标失效地址为目标存储区域中读取出实际数据的存储位的存储地址。
[0123]
对于“获得包括目标失效地址和实际数据的地址失效测试结果”，本技术实施例中，作为第一种可选的实施方式，其可以由tg模块执行，也即，tg模块在执行步骤s410和步骤s420，并判定实际数据与目标测试数据不一致时，确定出目标测试数据对应的存储位的存储地址，其也为读取出实际数据的存储位的存储地址，也即，目标失效地址，此后，便将目标失效地址和实际数据共同作为地址失效测试结果发送给地址失效存储(address fail memory，afm)模块。
[0124]
对于“获得包括目标失效地址和实际数据的地址失效测试结果”，本技术实施例中，作为第二种可选的实施方式，其也可以由afm模型执行。在此情况下，本技术实施例提供的存储器测试方法在执行步骤s100之后，还可以包括步骤s001。
[0125]
步骤s001，在预设时间长度之后，按照预设时间间隔，将目标存储区域中每个存储位的存储地址依次发送给地址失效存储模块。
[0126]
对于预设时间长度，本技术实施例中，可以通过以下方式获取：
[0127]
获取pg模块执行完步骤s300，也即，将目标存储区域中每个存储位的存储地址和对应的测试数据发送给tg模块时，对应的第一时刻；
[0128]
获取tg模块从目标存储区域中读取的第一条实际数据时，对应的第二时刻；
[0129]
第一时刻与第二时刻之间的时间差值即为预设时间长度。
[0130]
此外，本技术实施例中，预设时间间隔可以是数据发送周期与tg模块每次根据某条实际数据(为方便后续描述，将该条实际数据定义为目标实际数据)的读取次序，确定出与目标实际数据对应的目标测试数据，且判定目标实际数据与目标测试数据不一致，而将目标实际数据发送给afm模块所需的时间长度之和，基于此，控制模块在生成数据发送周期之后，还可以将数据发送周期发送给pg模块。
[0131]
在本技术实施例提供的存储器测试方法包括步骤s001的情况下，对于“获得包括目标失效地址和实际数据的地址失效测试结果”，本技术实施例中，可以通过afm模块接收实际数据时，获取当前时刻afm模块接收到的存储地址，以获得包括目标失效地址和实际数据的地址失效测试结果，目标失效地址为当前时刻afm模块接收到的存储地址。
[0132]
以预设时间长度为10s，而预设时间间隔为0.5ms为例，pg模块将目标存储区域中每个存储位的存储地址和对应的测试数据发送给tg模块，并间隔10s之后，按照0.5ms的时间间隔，将目标存储区域中每个存储位的存储地址依次发送给afm模块。同样，假设，目标存储区域中仅包括图3所示的bank0，则pg模块将目标存储区域中每个存储位的存储地址和对应的测试数据发送给tg模块，并间隔10s之后，等待0.5ms，将存储地址“00000000”发送给afm模块，此后，间隔0.5ms将存储地址“00000001”发送给afm模块，接着，再间隔0.5ms将存储地址“00000010”发送给afm模块，并以此类推。
[0133]
进一步地，本技术实施例提供的存储器测试方法在执行步骤s400之后，还可以包括步骤s500、步骤s600和步骤s700，用于存储地址失效测试结果。
[0134]
步骤s500，对目标失效地址和实际数据进行重组设置，获得第二重组数据。
[0135]
步骤s600，按照afm模块的外设存储器所要求的数据格式对第二重组数据进行数据格式转换。
[0136]
步骤s700，将经过数据格式转换之后的第二重组数据存储于外设存储器中。
[0137]
本技术实施例中，afm模块的外设存储器可以是ddr sdram，基于此，外设存储器所要求的数据格式实际为ddr mig数据格式。此外，本技术实施例中，外设存储器的设置数量可以是多个，例如，四个，在此情况下，多个外设存储器的读取模式便可以设置为乒乓模式，从而提高数据读写效率。
[0138]
此外，对于步骤s500，本技术实施例中，其可以通过afm模块中包括的afm控制模块执行，且afm控制模块可以通过先进先出(first input first output，fifo)模块接收tg模块发送的实际数据，同时，同样通过fifo模块接收与实际数据对应的目标测试数据。通过afm控制模块执行步骤s500之后，再通过afm模块中包括的存储控制模块执行步骤s600，最后，通过afm模块中包括的mig ip核模块执行步骤s700。此后，预设的目标存储器便可以从外设存储器中读取存储地址失效测试结果，并进行存储。
[0139]
需要说明的是，本技术实施例中，控制模块、pg模块、tg模块、afm模块(包括fifo模块、afm控制模块、存储控制模块和mig ip核模块)均为针对存储器测试设备编写的pfga程序模块，其用于在存储器测试设备中配置出对应的硬件电路模块，实现各自的电路功能。例如，pg模块用于在存储器测试设备中配置出数据生成模块，用于执行步骤s100，以根据上位机发送的测试方式指示信息，生成目标存储区域中每个存储位对应的测试数据。再例如，tg
模块用于在存储器测试设备中配置数据写入模块，用于执行步骤s200，以针对目标存储区域中的每个存储位，将存储位对应的测试数据写入存储位中。
[0140]
请参阅图6，本技术实施例提供的存储器测试设备100包括数据生成模块110、数据写入模块120、数据读取模块130和数据对比模块140。
[0141]
数据生成模块110，用于根据上位机发送的测试方式指示信息，生成目标存储区域中每个存储位对应的测试数据，目标存储区域位于被测存储器中。
[0142]
数据写入模块120，用于针对目标存储区域中的每个存储位，将存储位对应的测试数据写入存储位中。
[0143]
数据读取模块130，用于从目标存储区域中的每个存储位中读取实际数据。
[0144]
数据对比模块140，用于对目标存储区域中每个存储位对应的测试数据和实际数据进行对比，获得地址失效测试结果。
[0145]
本技术实施例提供的存储器测试设备100是基于与存储器测试方法同样的发明构思实现的，因此，本技术实施例提供的存储器测试设备100中，每个硬件电路模块的具体描述，均可参见前述存储器测试方法相关实施例中对应步骤的相关描述，此处不作赘述。
[0146]
请再次参阅图2或图4，本技术实施例提供的存储器测试系统包括电子引脚阵列和上述存储器测试设备，存储器测试设备通过电子引脚阵列与被测存储器连接；
[0147]
针对目标存储区域中的每个存储位，存储器测试设备通过电子引脚阵列将存储位对应的测试数据写入存储位中；
[0148]
存储器测试设备通过电子引脚阵列从目标存储区域中的每个存储位中读取实际数据。
[0149]
进一步地，存储器测试系统还可以包括上位机，存储器测试设备与上位机连接；
[0150]
上位机用于获取测试方式指示信息，并将测试方式指示信息发送给存储器测试设备；
[0151]
存储器测试设备用于根据上位机发送的测试方式指示信息，生成目标存储区域中每个存储位对应的测试数据，目标存储区域位于被测存储器中；
[0152]
针对目标存储区域中的每个存储位，通过电子引脚阵列将存储位对应的测试数据写入存储位中；
[0153]
通过电子引脚阵列从目标存储区域中的每个存储位中读取实际数据；
[0154]
对目标存储区域中每个存储位对应的测试数据和实际数据进行对比，获得地址失效测试结果。
[0155]
本技术实施例提供的存储器测试设备是基于与存储器测试方法同样的发明构思实现的，因此，本技术实施例提供的存储器测试设备中，每个硬件电路模块的具体描述，均可参见前述存储器测试方法相关实施例中对应步骤的相关描述，此处不作赘述。
[0156]
综上所述，本技术实施例提供的存储器测试方法的实施过程中，由于目标存储区域中每个存储位对应的测试数据是根据上位机发送的测试方式指示信息自动生成的，且生成目标存储区域中每个存储位对应的测试数据之后，针对目标存储区域中的每个存储位，将存储位对应的测试数据写入存储位中，此后，从目标存储区域中的每个存储位中读取实际数据，并对目标存储区域中每个存储位对应的测试数据和实际数据进行对比，便可以获得地址失效测试结果，从而实现目标存储器的地址失效测试，且由于整个地址失效测试过
程自动化程度较高，且所涉及的逻辑处理过程简单，因此，又能够保证被测存储器的地址失效测试效率。
[0157]
本技术实施例提供的存储器测试设备及系统具有与上述存储器测试方法相同的有益效果，此处不作赘述。
[0158]
在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“连接”、“设置”、“安装”应做广义理解，例如，可以是机械上的固定连接、可拆卸连接或一体地连接，可以是电学上的电连接、通信连接，其中，通信连接又可以是有线通信连接或无线通信连接，此外，可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，对于本领域的技术人员而言，可以根据具体情况理解上述术语在本技术中的具体含义。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
[0159]
以上所述仅为本技术的部分实施例而已，并不用于限制本技术，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。
技术特征：
1.一种存储器测试方法，其特征在于，包括：根据上位机发送的测试方式指示信息，生成目标存储区域中每个存储位对应的测试数据，所述目标存储区域位于被测存储器中；针对所述目标存储区域中的每个存储位，将所述存储位对应的测试数据写入所述存储位中；从所述目标存储区域中的每个存储位中读取实际数据；对所述目标存储区域中每个存储位对应的测试数据和实际数据进行对比，获得地址失效测试结果。2.根据权利要求1所述的存储器测试方法，其特征在于，所述根据上位机发送的测试方式指示信息，生成目标存储区域中每个存储位对应的测试数据，包括：根据所述测试方式指示信息获取区域选取策略和数据生成策略；根据所述区域选取策略从所述被测存储器中选取出所述目标存储区域，所述目标存储区域中包括至少一个储存库；根据所述数据生成策略生成所述目标存储区域中每个存储位对应的测试数据。3.根据权利要求1所述的存储器测试方法，其特征在于，所述针对所述目标存储区域中的每个存储位，将所述存储位对应的测试数据写入所述存储位中，包括：获取所述目标存储区域中每个存储位的存储地址和对应的测试数据；针对所述目标存储区域中的每个存储位，对所述存储位的存储地址和对应的测试数据进行重组设置，获得第一重组数据；将所述第一重组数据发送给所述被测存储器，以供所述被测存储器将所述存储位对应的测试数据写入所述存储位中。4.根据权利要求3所述的存储器测试方法，其特征在于，所述对所述存储位的存储地址和对应的测试数据进行重组设置，获得第一重组数据，包括：获取存储器测试设备与电子引脚阵列之间的第一连接关系，以及所述电子引脚阵列与所述被测存储器之间的第二连接关系；根据所述第一连接关系和所述第二连接关系，从所述存储器测试设备的引脚集合中分别确定出与所述被测存储器中地址控制引脚数组对应的目标地址控制引脚数组，以及与所述被测存储器中数据输入输出引脚对应的目标数据引脚；根据所述目标地址控制引脚数组和所述目标数据引脚对所述存储位的存储地址和对应的测试数据进行重组设置，获得第一重组数据。5.根据权利要求4所述的存储器测试方法，其特征在于，所述将所述第一重组数据发送给所述被测存储器，以供所述被测存储器将所述存储位对应的测试数据写入所述存储位中，包括：按照所述第一连接关系将所述第一重组数据发送给所述电子引脚阵列，以供所述电子引脚阵列对所述存储位对应的测试数据进行电平转换，并按照所述第二连接关系将所述存储位的存储地址和经过电平转换之后的测试数据发送给所述被测存储器，以供所述被测存储器将所述经过电平转换之后的测试数据写入所述存储位中。6.根据权利要求1所述的存储器测试方法，其特征在于，所述从所述目标存储区域中的每个存储位中读取实际数据，包括：
针对所述目标存储区域中的每个存储位，在通过电子引脚阵列从所述存储位中读取实际数据，并对所述实际数据进行电平比较之后，从所述电子引脚阵列获取经过电平比较之后的实际数据。7.根据权利要求1所述的存储器测试方法，其特征在于，所述对所述目标存储区域中每个存储位对应的测试数据和实际数据进行对比，获得地址失效测试结果，包括：从所述目标存储区域中每读取一条实际数据，则根据所述实际数据的读取次序，确定出与所述实际数据对应的目标测试数据；判断所述实际数据与所述目标测试数据是否一致；若所述实际数据与所述目标测试数据不一致，则获得包括目标失效地址和所述实际数据的地址失效测试结果，所述目标失效地址为所述目标存储区域中读取出所述实际数据的存储位的存储地址。8.根据权利要求7所述的存储器测试方法，其特征在于，根据上位机发送的测试方式指示信息，生成目标存储区域中每个存储位对应的测试数据之后，所述存储器测试方法还包括：在预设时间长度之后，按照预设时间间隔，将所述目标存储区域中每个存储位的存储地址依次发送给地址失效存储模块；所述获得包括目标失效地址和所述实际数据的地址失效测试结果，包括：通过所述地址失效存储模块接收所述实际数据时，获取当前时刻所述地址失效存储模块接收到的存储地址，以获得包括所述目标失效地址和所述实际数据的地址失效测试结果，所述目标失效地址为当前时刻所述地址失效存储模块接收到的存储地址。9.根据权利要求7所述的存储器测试方法，其特征在于，所述对所述目标存储区域中每个存储位对应的测试数据和实际数据进行对比，获得地址失效测试结果之后，所述存储器测试方法还包括：对所述目标失效地址和所述实际数据进行重组设置，获得第二重组数据；按照所述地址失效存储模块的外设存储器所要求的数据格式对所述第二重组数据进行数据格式转换；将经过数据格式转换之后的第二重组数据存储于所述外设存储器中。10.一种存储器测试设备，其特征在于，包括：数据生成模块，用于根据上位机发送的测试方式指示信息，生成目标存储区域中每个存储位对应的测试数据，所述目标存储区域位于被测存储器中；数据写入模块，用于针对所述目标存储区域中的每个存储位，将所述存储位对应的测试数据写入所述存储位中；数据读取模块，用于从所述目标存储区域中的每个存储位中读取实际数据；数据对比模块，用于对所述目标存储区域中每个存储位对应的测试数据和实际数据进行对比，获得地址失效测试结果。11.一种存储器测试系统，其特征在于，包括电子引脚阵列和存储器测试设备，所述存储器测试设备通过所述电子引脚阵列与所述被测存储器连接；针对所述目标存储区域中的每个存储位，所述存储器测试设备通过所述电子引脚阵列将所述存储位对应的测试数据写入所述存储位中；
所述存储器测试设备通过所述电子引脚阵列从所述目标存储区域中的每个存储位中读取实际数据。12.根据权利要求11所述的存储器测试系统，其特征在于，所述存储器测试系统还包括上位机，所述存储器测试设备与所述上位机连接；所述上位机用于获取测试方式指示信息，并将所述测试方式指示信息发送给所述存储器测试设备；所述存储器测试设备用于：根据上位机发送的测试方式指示信息，生成目标存储区域中每个存储位对应的测试数据，所述目标存储区域位于被测存储器中；针对所述目标存储区域中的每个存储位，通过所述电子引脚阵列将所述存储位对应的测试数据写入所述存储位中；通过所述电子引脚阵列从所述目标存储区域中的每个存储位中读取实际数据；对所述目标存储区域中每个存储位对应的测试数据和实际数据进行对比，获得地址失效测试结果。
技术总结
本申请涉及存储器的设计与制造领域，具体而言，涉及一种存储器测试方法、设备及系统。本申请实施例提供的存储器测试方法，包括：根据上位机发送的测试方式指示信息，生成目标存储区域中每个存储位对应的测试数据，目标存储区域位于被测存储器中；针对目标存储区域中的每个存储位，将存储位对应的测试数据写入存储位中；从目标存储区域中的每个存储位中读取实际数据；对目标存储区域中每个存储位对应的测试数据和实际数据进行对比，获得地址失效测试结果。本申请实施例提供的存储器测试方法能够实现被测存储器的地址失效测试，且能够保证被测存储器的地址失效测试效率。存储器的地址失效测试效率。存储器的地址失效测试效率。
