ground

电路设计漫谈之26–GroundBouncingandPowerSag

已有1217次阅读2011-9-2406:00|个人分类:漫谈系列

电路设计漫谈之26–GroundBouncingandPowerSag

GroundBouncing

做过高速电路或者宽带数据处理设计的工程师可能经历过GroundBouncing这类的问题。Ground

bouncing现象通常是指某部分logic的参考地高于了系统的参考地，从而使得与其相连接的

logic应该看到0时，接受到的可能是高于最高允许的logic0电平。如图所示。

Groundbouncing的产生是由于总线中大量的数据bit在瞬间从1变化到0造成的。比如以前设

计过一个大容量的IP数据buffering电路。用RLDRAMDDR数据宽度64bit。我们发现当测试连

0和连1交替的数据包时，RLDRAM的读写总容易出错。比如64个连1，后边跟着64个连0，或

者相反的次序.当数据包是随机0/1bits时却没有任何问题。最后发定位到groundbouncing引

起的logic错误。

图中解释了groundbouncing产生的原因。总线总是带有容性负载的，比如线间电容，芯片的输

入电容等。当数据总线上是1时，这些寄生电容被充电。在下一个时钟周期如果总线上的数据变

成了0，那么这些电容要瞬间放电。我们知道瞬间电流的变化在电感两端会产生压降，即Δ

V=L(di/dt)。其压降的大小与电流的变化率和电路的电感成正比。我们知道任何连线都可以等效

成一个分布式电感。PCB上信号的地回路也等效为电感效应。那么上述电流的变化就会在信号号

“地线”回路上产生压降。这个压价使得A部分电路的参考地高于了系统的参考地。所以在Logic

A部分的逻辑0电压，在LogicB看来就叠加了一个ΔV。如果这个ΔV最够大，就会产生logic

错误。这就是groundbouncing的产生机理。

解决的办法可以从这个公式中找：ΔV=L(di/dt)

减小L：从芯片设计上尽量采用寄生电感小的封装（FlipChip）比如BGA，地信号要在信号总线

中均匀分配（减小内部回路）。在电路设计上尽量减少回路的寄生电感，比如接地平面要低阻抗，

接地线尽量短，回路（连线）尽量小（短）等。

减小总的瞬间变化bit数

也就是减小同时发生变化的数据bit。比如对数据线采用编码。用几组略有延时的总线取代一组

大宽度同相位的总线。

减小di/dt

可能的情况下用慢点的时钟。从系统的角度考量，故意使得不同部分逻辑的时钟工作相位不同，

也可起到减小E的作用

PowerSag

这种现象跟GroundBouncing正相反。它是发生在从0到1变化的瞬间，这时需要大量的瞬间电

流来对负载（寄生）电容充电.这个瞬间电流作用到电源通道上的寄生电感，使得芯片瞬间看到

的电源电压下降。当电压足够低时，这时logic1就有可能被看作logic0.

减小powersag的影响可以考虑上述解决groundbouncing的方法。另一个有效的方案就是增加

尽量多的电源滤波电容。这些电容一方面可以起到对电源噪声的滤除作用，另一方面可以提供

logic从0到1变化需要的瞬间电流。对比较大的电路板有时还要刻意在板子上均匀摆上几个大

的电容。这些电容起到“电流水库”的作用。一个电路比如说额定工作电流是10A，在高速下工

作时如果有瞬间变化的大宽度总线，瞬时的工作电流可能是10A的几倍！当然你不会真把电源功

率增加几倍，这些瞬态电流是由上述“电流水库”提供的。

记得前面漫谈2说过，电路的原理图只是携带了整个电路设计的部分信息。Groundbouncing和

Powersag就是例证。