苏州计算机培训

2022年苏州大学计算机科学与技术专业《计算机组成原理》科目期末

试卷B（有答案）

一、选择题

1、主存储器主要性能指标有（）。

1.存储周期Ⅱ.存储容量Ⅲ.存取时间Ⅳ.存储器带宽

A.I、IⅡ

B.I、IⅡ、IV

C.I、Ⅲ、lV

D.全部都是

2、假定主存地址为32位，按字节编址，主存和Cache之间采用直接映射方式，主存块

大小为4个字，每字32位，采用写回（WriteBack）方式，则能存放4K字数据的

Cache的总容量的位数至少是（）。

A.146KB.147KC.148KD.158K

3、下列为8位移码机器数[x]移，当求[-x]移时，（）将会发生溢出。

A.11111111B.00000000C.10000000D.011l1l11

4、ALU属于（）。

A.时序电路

B.控制器

C.组合逻辑电路

D.寄存器

5、设x为整数，[x]补=1.x1x2x3x4x5，若要x<-16，x1~x5应满足的条件是（）。

A.x1~x5至少有一个为1

B.x1必须为1，x2~x5至少有一个为1

C.x1必须为0，x2~x5至少有一个为1

D.x1必须为0，x2~x5任意

6、内部总线（又称片内总线）是指（）。

内部连接各寄存器及运算部件之间的总线

和计算机系统的其他高速功能部件之间互相连接的总线

C.多个计算机系统之间互相连接的总线

D.计算机系统和其他系统之间互相连接的总线

7、总线的数据传输速率可按公式Q=Wf/N计算，其中Q为总线数据传输速率，W为总

线数据宽度（总线位宽/8），f为总线时钟频率，N为完成一次数据传送所需的总线时钟

周期个数。若总线位宽为16位，总线时钟频率为8MHz，完成一次数据传送需2个总线

时钟周期，则总线数据传输速率Q为（）。

A.16Mbit/sB.8Mbit/sC.16MB/sD.8MB/s

8、冯·诺依曼型计算机的设计思想主要有（）。

1.存储程序Ⅱ.二进制表示Ⅲ.微程序方式Ⅳ.局部性原理

A.I，ⅢB.Ⅱ，ⅢC.IⅡ，IⅣD.I，IⅡ

9、（）可区分存储单元中在放的是指令还是数据。

A.存储器B.运算C.用户D.控制器

10、中断响应是在（）

A.一条指令执行开始

B.一条指令执行中间

C.一条指令执行之术

D.一条指令执行的任何时刻

11、依赖硬件的数据传送方式是（）。

A.程序控制B.程序中断.无

12、采用同步控制的目的是（）。

A.提高执行速度

B.简化控制时序

C.满足不同操作对时间安排的需要

D.满足不同设备对时间安排的需要

13、下列不属于微指令结构设计所追求的目标是（）。

A.提高微程序的执行速度

B.提高微程序设计的灵活性

C.缩短微指令的长度

D.增大控制存储器的容量

14、假设某指令的一个操作数采用变址寻址方式，变址寄存器中的值为007CH，地址

007CH中的内容为0124H，指令中给出的形式地址为B000H，地址B000H中的内容为

C000H，则该操作数的有效地址为（）。

7CH

15、用二地址指令来完成算术运算时，其结果一般存放在（）。

A.其中一个地址码提供的地址中

B.栈顶

C.累加器（ACC）中

D.以上都不对

二、填空题

16、一位十进制数，用BCD码表示需______位二进制码，用ASCII码表示需______位二进

制码。

17、总线仲裁部件通过采用________策略或________策略，选择其中一个主设备作为总线

的下次，接管总线控制权。

18、双端口存储器和多模块交叉存储器属于________存储器结构。前者采用________技术，

后者采用________技术。

19、字节多路通道可允许多个设备进行_______型操作，数据传送单位是_______

20、通道是一个特殊功能的______，它有自己的______专门负责数据输入输出的传输控制。

21、从操作数的物理位置来说，可将指令归结为三种类型：存储器-存储器型，_______

22、计算机软件一般分为两大类：一类叫________，另一类叫________操作系统属于

________类。

23、软磁盘和硬磁盘的_______记录方式基本相同，但在_______和_______上存在较大差别。

24、当今的CPU芯片除了包括定点运算器和控制器外，还包括_______、_______运算器和

_______管理等部件。

25、中断处理过程可以嵌套进行，_________的设备可以中断_________的中断服务程序。

三、名词解释题

26、循环码：

27、独立请求方式：

28、DMA：

29、段页式管理：

四、简答题

30、简要描述外设进行DMA操作的过程及DMA方式的主要优点。

31、同步通信方式：何谓存储总线？何谓I/O总线？各有何特点？

32、什么是存储保护？通常采用什么方法？

33、什么叫指令？什么叫微指令？二者有什么关系？

五、计算题

34、用一个时钟频率为40MHz的处理器执行标准测试程序，它所包含的混合指令数和响应所需的时钟

周期见表。试求出有效的CPI、MIPS速率和程序的执行时间（假设有N条指令）。

35、已知计算机的字长为32位，存储器的容量为1MR.如果按字节、半字、字、双字寻址，寻址范围各

是多少？

36、已知有效信息位为1100，试用生成多项式G（x）=101l将其编成CRC码。

六、综合题

37、在一个8级中断系统中，硬件中断响应从高到低的优先顺序是：

1→2→3→4→5→6-7-8，设置中断屏蔽寄存器后，中断处理的优先顺序变为

1→5→8→3→2→4→6→7。

1）应如何设置屏蔽码？

2）如果CPU在执行一个应用程序时有5、6、7级3个中断请求同时到达，中断请求

8在6没有处理完以前到达，在处理8时中断请求2又到达CPU，试画出CPU响应这

些中断的顺序示意图。

38、某计算机存储器按字节编址，虚拟（逻辑）地址空间大小为16MB，主存（物

理》地址空间大小为1MB，页面大小为4KB；Cache采用直接映射方式，共8行；

主存与Cache之闸交换的块大小为32B。系统运行到某一时刻时，页表的部分内容

和Cache的部分的容如图3-50和图3-51所示，图中页框号及标记字段的内容为十

六进制形式。

请回答下列问题：

1）虚拟地址共有几位，哪几位表示虚页号？物理地址共有几位？哪几位表示页框

号（物人理页号）？

2）使用物理地址访问Cache时，物理地址应划分成哪几个字段？要求说明每个字

段的位数及在物理地址中的位置。

3）虚拟地址001C60H所在的页面是否在主存中？若在主存中，则该虚拟地址对应

的物理地址是什么？访问该地址时是否Cache命中？要求说明理由。

4）假定为该机配置一个4路组相连的TLB，该TLB共可存放8个页表项，若其当前

内容（十六进制）如图所示，则此时虚拟地址024BACH所在的页面是否在主存中？

要求说明理由。

39、某机器采用一地址格式的指令系统，允许直接和间接寻址（机器按字寻址）。

机器配有如下硬件：ACC、MAR、MDR、PC、X、MQ、IR以及变址寄存器R。

和基址寄存器Ra，均为16位。

1）若采用单字长指令，共能完成105种操作，则指令可直接寻址的范围是多少？

一次间接寻址的范围又是多少？

2）若采用双字长指令，操作码位数及寻址方式不变，则指令可直接寻址的范围又

是多少？画出其指令格式并说明各字段的含义。

3）若存储字长不变，可采用什么方法访问容量为8MB的主存？需增设哪些硬件？

参考答案

一、选择题

1、D

2、C

3、B

4、C

5、D

6、A

7、D、

8、D

9、D

10、C

11、C

12、B

13、D

14、C

15、A

二、填空题

16、47

17、优先级公平主方

18、并行空间并行时间并行

19、传输字节

20、处理器指令和程序

21、寄存器一寄存器型寄存器一存储器型

22、系统软件应用软件系统软件

23、存储原理结构性能

24、cache浮点存储

25、优先级高优先级低

三、名词解释题

26、循环码：

一种纠错码，其合法码字移动任意位后的结果仍然是一个合法码字。

27、独立请求方式：

集中式总线裁决方式之一，每一个设备都有一个独立的总线请求信号线送到总线控制器，

控制器也给各设备分别发送一个总线响应信号。

28、DMA：

称为直接存储器访问，是指数据在主存与外设之间传输，不需要由CPU来对每个字的传

输进行控制。

29、段页式管理：

一种虚拟存储器的管理方式，将存储空间逻辑模块分成段，每段又分成若干页。

四、简答题

30、答：（1）外设发出DMA请求；（2）CPU响应请求，DMA控制器从CPU接管总

线的控制；（3）由DMA控制器执行数据传送操作；（4）向CPU报告DMA操作结束。

主要优点是数据数据速度快

31、答：（1）存储总线是连接CPU和主存储器之间的专用总线，速度高.（2）I/O总线

是连接主机（CPU、M）与IO设备之间的总线，可扩展性好。

32、答：当多个用户共享主存时，为使系统能正常工作，应防止由于一个用户程序出错而

破坏其它用户的程序和系统软件，还要防止一个用户程序不合法的访问不是分给它的主存

区域。为此，系统提供存储保护。通常采用的方法是：存储区域保护和访问方式保护.

33、答：指令，即指机器指令。每一条指令可以完成一个独立的算术运算或逻辑运算操作。

控制部件通过控制线向执行部件发出各种控制命令，通常把这种控制命令叫做微命令，而

一组实现一定操作功能的微命令的组合，构成一条微指令。许多条微指令组成的序列构成

了微程序，微程序则完成对指令的解释执行。

五、计算题

34、解：CPI即执行一条指令所需的时钟周期数。本标准测试程序共包含4种指令，那么CPl就是这4种指

令的数学期望，故

CPl=1×60%+2×18%+4×12%+8×10%=2.24

MIPS即每秒执行百万条指令数。已知处理器的时钟频率为40MHz，即每秒包含40M个时钟周期，

故

MIPS=40/CPl=40/2.24≈17.9

程序执行时间自然就等于程序包含的指令数×CP1x时钟周期的长度，

故程序执行时间=N×2.24×1/40MHz=5.6N×10-8s

35、解：首先1MB=8Mhit（为了在后面的计算中单位统一）按字节寻址时，寻址范围为：

8Mbit/8bit=lMB。按半字寻址时，寻址范围为：8Mbit/16bit=512KB。按字寻址时，寻址范围为：

8Mbit/32bit=256KB。按双字寻址时，寻址范围为：8Mbit/64bit=128KB。

36、解析：有效信息M（x）=1100=x3+x2，可知n=4。

G（x）=1011=x3+x+1。由于G（x）为k+1位，可知k=3。

故将有效信息左移3位后再被G（x）模2除，即

M（x）×x3=1100000=x6+x5