description什么意思

HDL(HardwareDescriptionLanguage)，是硬件描述语言。顾名思义，硬件描述语言就是指

对硬件电路进行行为描述、寄存器传输描述或者结构化描述的一种新兴语言。

简介

HDL文本输入硬件描述语言是用文本的形式描述硬件电路的功能，信号连

接关系以及时序关系。它虽然没有图形输入那么直观，但功能更强，可以

进行大规模，多个芯片的数字系统的设计。常用的HDL有ABEL，VHDL和

VerilogHDL等。

种类

主流的HDL分为VHDL和VerilogHDL。VHDL诞生于1982年。在1987年底，

VHDL被IEEE和美国国防部确认为标准硬件描述语言。自IEEE公布了VHDL

的标准版本，IEEE-1076（简称87版)之后，各EDA公司相继推出了自己

的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。此后VHDL在

电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述

语言。

VerilogHDL是由GDA(GatewayDesignAutomation)公司的PhilMoorby在

1983年末首创的，最初只设计了一个仿真与验证工具，之后又陆续开发了

相关的故障模拟与时序分析工具。1985年Moorby推出它的第三个商用仿真

器Verilog-XL,获得了巨大的成功，从而使得VerilogHDL迅速得到推广应

用。1989年CADENCE公司收购了GDA公司，使得VerilogHDL成为了该公司

的独家专利。1990年CADENCE公司公开发表了VerilogHDL,并成立LVI组

织以促进VerilogHDL成为IEEE标准，即IEEEStandard1364-1995。

由于GDA公司本就偏重于硬件，所以不可避免地VerilogHDL就偏重于硬

件一些，故VerilogHDL的底层统合做得非常好。而VHDL的逻辑综合就较

之VerilogHDL要出色一些。所以，VerilogHDL着重强调集成电路的综合，

而VHDL强调于组合逻辑的综合。所以笔者建议，你作重于集成电路的设计，

则只需VerilogHDL就可以了，若你要进行大规模系统设计，则你就必须

学习VHDL。

目前在我国广泛应用的硬件描述语言主要有：ABEL语言、AHDL语言、Verilog

语言、和VHDL语言，其中Verilog语言和VHDL语言最为流行。