唐山学院地址

2021年唐山学院计算机科学与技术专业《计算机组成原理》科目期末

试卷B（有答案）

一、选择题

1、某指令系统指令字长为8位，每一地址码长3位，用扩展操作码技术。若指令系统具

有两条二地址指令、10条零地址指令，则最多有（）条一地址指令。

A.20B.14C.10D.6

2、用二地址指令来完成算术运算时，其结果一般存放在（）。

A.其中一个地址码提供的地址中

B.栈顶

C.累加器（ACC）中

D.以上都不对

3、由3个“1”和5个“0”组成的8位二进制补码，能表示的最小整数是（）。

A.-126B.-125C.-32D.-3

4、设x为整数，[x]补=1.x1x2x3x4x5，若要x<-16，x1~x5应满足的条件是（）。

A.x1~x5至少有一个为1

B.x1必须为1，x2~x5至少有一个为1

C.x1必须为0，x2~x5至少有一个为1

D.x1必须为0，x2~x5任意

5、当满足下列（）时，x>-1/2成立。

A.x1必须为l，x2~x4至少有一个为1

B.x1必须为1，x2~x4任意

C.x1必须为0，x2~x4至少有一个为1

D.x1必须为0，X2~x4任意

6、下列存储器中，在工作期间需要周期性刷新的是（）。

7、某存储器容量为64KB，按字节编址，地址4000H~5FFFH为ROM区，其余为RAM

区。若采用8K×4位的SRAM芯片进行设计，则需要该芯片的数量是（）。

A.7B.8C.14D.16

8、程序P在机器M上的执行时间是20s，编译优化后，P执行的指令数减少到原来的

70%，而CPl增加到原来的1.2倍，则P在M上的执行时间是（）。

A.8.4sB.11.7sC.14sD.16.8s

9、下列部件中，CPU存取速度由慢到快的排列顺序正确的是（）。

A.外存、主存、Cache、寄存器

B.外存、主存、寄存器、Cache

C.外存、Cache、寄存器、主存

D.主存、Cache、寄存器、外存

10、在（）结构中，外部设备可以和主存储器单元统一编址。

A.单总线B.双总线C.三总线D.以上都可以

11、总线宽度与下列（）有关。

A.控制线根数B.数据线根数C.地址线根数D.以上都不对

12、下列说法中，正确的是（）。

A.加法指令的执行周期一定要访存

B.加法指令的执行周期一定不要访存

C.指令的地址码给出存储器地址的加法指令，在执行周期一定要访存

D.指令的地址码给出存储器地址的加法指令，在执行周期一定不需要访存

13、关于微指令操作控制字段的编码方法，下面叙述正确的是（）。

A.直接编码、字段间接编码法和字段直接编码法都不影响微指令的长度

B.一般情况下，直接编码的微指令位数最多

C.一般情况下，字段间接编码法的微指令位数最多

D.一般情况下，字段直接编码法的微指令位数最多

14、中断响应是在（）

A.一条指令执行开始

B.一条指令执行中间

C.一条指令执行之术

D.一条指令执行的任何时刻

15、依赖硬件的数据传送方式是（）。

A.程序控制B.程序中断.无

二、填空题

16、计算机系统中，根据应用条件和硬件资源不同，数据传输方式可采用：_______传送、

_______传送和_______、传送。

17、多媒体CPU是带有________技术的处理器。它是一种________技术，特别适合于图像

数据处理。

18、并行I/O接口_______和串行I/O接口_______是两个目前最具权威性和发展前景的标

准接

19、不同机器有不同的________，RISC指令系统是________指令系统的改进。

20、形成指令寻址的方式，称为指令寻址方式，有顺序寻址和_______寻址两种，使用

_______来跟踪。

21、计算机系统中，根据应用条件和硬件资源不同，数据传输方式可采用______传送、

______传送、______传送。

22、微程序设计技术是利用________方法设计________的一门技术。

23、PCI总线是当前流行的总线。它是一个高_________且与_________无关的标准总线。

24、主存储器的性能指标主要是_______、_______存储周期和存储器带宽。

25、存储器和CPU连接时，要完成______的连接；______的连接和_______的连接，方能正

常工作。

三、名词解释题

26、系统指令：

27、四边沿协议（全互锁）：

28、纠错码：

29、数字化仪：

四、简答题

30、浮点数的阶码为什么通常采用移码？

31、静态存储器依靠什么存储信息？动态存储器又依靠什么原理存储信息？试比较它们的

优缺点。

32、什么是多重中断？实现多重中断的必要条件是什么？

33、比较水平微指令与垂直微指令的优缺点。

五、计算题

34、某计算机的CPU主频为500MHz，所连接的某外设的最大数据传输率为

20KB/s，该外设接口中有一个16位的数据缓存器，相应的中断服务程序的执行时

间为500个时钟周期。

请回答下列问题：

1）是否可用中断方式进行该外设的输入输出？若能，在该设备持续工作期间，

CPU用于该设备进行输入/输出的时间占整个CPU时间的百分比大约为多少？

2）若该外设的最大数据传输率是2MB/s，则可否用中断方式进行输入输出？

35、设浮点数字长为16位，其中阶码5位（含一位阶符），尾数11位（含一位数

符），将十进制数+13/128写成：二进制定点数和浮点数，并分别写出它在定点

机和浮点机中的机器数形式。

36、假设对于上题中的计算机M和程序P的机器代码，M采用页式，虚拟存储管理：

P开始执行时，（R1）=（R2）=0，（R6）=1000，其机器代码已调入主存但不

在Cache中：数组A未调入主存，且所有数组元素在同一页，并存储在磁盘同一个

扇区。请回答下列问题并说明理由。

1）P执行结束时，R2的内容是多少？

2）M的指令Cache和数据Cache分离。若指令Cache共有16行，Cache和主存交

换的块大小为32字节，则其数据区的容量是多少？若仅考虑程序段P的执行，则指

令Cache的命中率为多少？

3）P在执行过程中，哪条指令的执行可能发生溢出异常？哪条指令的执行可能产

生缺页，异常？对于数组A的访问，需要读磁盘和TLB至少各多少次？

六、综合题

37、在信号处理和科学的应用中，转置矩阵的行和列是一个很重要的问题。从局

部性的角度来看，它也很有趣，因为它的引用模式既是以行为主的，也是以列为主

的，例如，考虑下面的转置函数：

intarraya[2][2]；

2.

anspol（arraydst，arraysrc）

4.{

，j；

（i=0；i<2；1++）{

（j=0；j<2；j++）{

[j][i]=src[i][j]；

9.}

10.}

11.}

假设在一台具有如下属性的机器上运行这段代码：

sizeof（int）==4。

src数组从地址0开始，dst数组从地址16开始（十进制）。

只有一个L1数据高速缓存，它是直接映射的、直写、写分配，块大小为8个字节。

这个高速缓存总的大小为16个数据字节，一开始是空的。

对src和dst数组的访问分别是读和写不命中的唯一来源。

问题如下：

1）对每个row和col，指明对src[row][col]和dstfrow][col]的访问是命中（h）还

是不命中（m），例如，读src[0][0]会不命中，写dst[0][0]也不命中，并将结果填

至下列表格中。

2）对于一个大小为32数据字节的高速缓存，指明src和dst的访问命中情况，并将

结果填至下列表格中。

38、在表中的第2列、第3列填写简要文字对CISC和RISC的主要特征进行对比。

CISC和RISC的主要特征比较

比较内容

CISCRISC

l）指令系统

2）指令数目

3）指令格式

4）寻址方式

5）指令字长

6）可访存指令

7）各种指令使用须率

8）各种指令执行时间

9）优化编译实现

10）寄存器个数

11）控制器实现方式

12）软件系统开发时间

39、在一个8级中断系统中，硬件中断响应从高到低的优先顺序是：

1→2→3→4→5→6-7-8，设置中断屏蔽寄存器后，中断处理的优先顺序变为

1→5→8→3→2→4→6→7。

1）应如何设置屏蔽码？

2）如果CPU在执行一个应用程序时有5、6、7级3个中断请求同时到达，中断请求

8在6没有处理完以前到达，在处理8时中断请求2又到达CPU，试画出CPU响应这

些中断的顺序示意图。

参考答案

一、选择题

1、B

2、A

3、B

4、D

5、A

6、B

7、C

8、D

9、A

10、A

11、B

12、C

13、B

14、C

15、C

二、填空题

16、并行串行复用

17、MMX多媒体扩展结构

18、SCSIIEEE1394

19、指令系统CISC

20、跳跃程序计数器

21、并行串行复用

22、软件操作控制器

23、带宽处理器

24、存储容量存取时间

25、顺序寻址方式跳跃寻址方式

三、名词解释题

26、系统指令：

改变计算机系统的工作状态的指令.

27、四边沿协议（全互锁）：

全互锁的总线通信异步方式，就绪信号和应答信号的上升边沿和下降边沿都是触发边沿。

28、纠错码：

能够发现某些错误并且具有自动纠错能力的数据编码。

29、数字化仪：

一种二维坐标的输入系统，主要用于输入工程图，包括一个游标和一个图形板。

四、简答题

30、解析：假设采用n位数值位，由移码的定义可知，有如下关系：

{

[x]

移

<2