beak

页次英文名称中文名称

1ActiveArea

主动区（工作区）

2ACETONE

丙酮

3ADI

显影后检查

4AEI

蚀刻后检查

5AIRSHOWER

空气洗尘室

6ALIGNMENT

对准

7ALLOY/SINTER

熔合

8AL/SI

铝/硅靶

9AL/SI/CU

铝/硅/铜

10ALUMINUN

铝

11ANGLELAPPING

角度研磨

12ANGSTRON

埃

13

）APCVD（ATMOSPRESSURE

常压化学气相沉积

14AS75

砷

15

ASHING，STRIPPING

电浆光阻去除

16ASSEMBLY

晶粒封装

17BACKGRINDING

晶背研磨

18BAKE,SOFTBAKE,HARDBAKE

烘烤，软烤，预烤

19BF2

二氟化硼

20BOAT

晶舟

21B.O.E

缓冲蚀刻液

22BONDINGPAD

焊垫

23BORON

硼

24BPSG

含硼及磷的硅化物

25BREAKDOWNVOLTAGE

崩溃电压

26BURNIN

预烧试验

27CAD

计算机辅助设计

28CDMEASUREMENT

微距测试

29CH3COOH

醋酸

30CHAMBER

真空室,反应室

31CHANNEL

信道

32CHIP,DIE

晶粒

33

CLT）CARRIERLIFETIME（

截子生命周期

34CMOS

互补式金氧半导体

35COATING

光阻覆盖

36CROSSSECTION

横截面

37C-VPLOT

电容,电压圆

38CWQC

全公司品质管制

39CYCLETIME

生产周期时间

40CYCLETIME

生产周期时间

41DEFECTDENSITY

缺点密度

42DEHYDRATIONBAKE

去水烘烤．

43DENSIFY

密化

44DESCUM

电浆预处理

45DESIGNRULE

设计规范

46EDSIGNRULE

设计准则

47DIEBYDIEALIGNMENT

每FIELD均对准

48DIFFUSION

扩散

49DIWATER

去离子水

50DOPING

参入杂质

51DRAM,SRAM

动态,静态随机存取内存

52DRIVEIN

驱入

53E-BEAMLITHOGRAPHY

电子束微影技术

54

EFR（EARLYFAILURERATE）

早期故障率

55ELECTROMIGRATION

电子迁移

56ELECTRON/HOLE

电子/电洞

57ELLIPSOMETER

椭圆测厚仪

58

EM（ELECTROMIGRATIONTEST）

电子迁移可靠度测试

59ENDPOINTDETECTOR

终点侦测器

60ENERGY

能量

61EPIWAFER

磊晶芯片

62EPROM

(ERASABLE-PROGRAMMABLEROM）

电子可程序只读存储器

63ESDELECTROSTATICDAMAGE

ELECTROSTATICDISCHARGE

静电破坏静电放电

64ETCH

蚀刻

65EXPOSURE

曝光

66

）（FABRICATIONFAB

制造

67

FULLBITFUNCTIONCHIPFBFC（）

全功能芯片

68FIELD/MOAT

场区

69FILTRATION

过滤

70

（FITFAILUREINTIME）

71FOUNDRY

客户委托加工

72FOURPOINTPROBE

四点侦测

73

FINESONICCLEAN（F/S）

超音波清洗

74FTIR

傅氏转换红外线光谱分析仪

75

FTY（FINALTESTYIELD）

76FUKEDEFECT

77GATEOXIDE

闸极氧化层

78GATEVALVE

闸阀

79

GEC（）GOODELECTRICALCHIP

优良电器特性芯片

80GETTERING

吸附

81G-LINE

光线G-

82GLOBALALIGNMENT

整片性对准与计算

83

）GOI（GATEOXIDEINTEGRITY

闸极氧化层完整性

84GRAINSIZE

颗粒大小

85(GAUGEGRRSTUDY

ANDREPEATABILITY

REPRODUUCIBILITY）

测量仪器重复性与再现性之研究

86H2SO4

硫酸

87H3PO4

磷酸

88HCL

氯化氢（盐酸）

89HEPA

高效率过滤器

90HILLOCK

凸起物

91HMDS

HMDS蒸镀

92HNO3

硝酸

93HOTELECTRONEFFECT

热电子效应

94I-LINESTEPPER

I-LINE步进对准曝光机

95IMPURITY

杂质

96

ICINTEGRATEDCIRCUIT（）

集成电路

97IONIMPLANTER

离子植入机

98IONIMPLANTATION

离子植入

99ISOTROPICETCHING

等向性蚀刻

100

ITY（）INTEGRATEDTESTYIELD

101LATCHUP

栓锁效应

102LAYOUT

布局

103LOADLOCK

传送室

104LOTNUMBER

批号

105

（LPCVDLOWPRESSURE）

低压化学气相沉积

106LPSINTER

低压烧结

107

）（LPYLASERPROBEYIELD

雷射修补前测试良率

108MASK

光罩

109MICRO,MICROMETER,MICRON

微，微米

110MISALIGN

对准不良

111MOS

金氧半导体

112

）MULTIPROBEYIELDMPY（

多功能侦测良率

113

BETWEENMEAN（MTBFTIME

FAILURE）

114N2,NITROGEN

氮气

115N,PTYPESEMICONDUCTOR

N,P型半导体

116

NSG）（NONDOPEDSILICATEGLASS

无参入杂质硅酸盐玻璃

117

CALAPERTURE（）

数值孔径

118

（OEB）OXIDEETCHBACK

氧化层平坦化蚀刻

119OHMICCONTACT

欧姆接触

120

）OXIDENITRIDEOXIDE（ONO．氧化层-氮化层-氧化层

121

LIFE（OPERATIONOPL（OPLIFE）

TEST）

使用期限（寿命）

122OXYGEN

氧气

123P31

磷

124PARTICLECONTAMINATION

尘粒污染

125PARTICLECOUNTER

尘粒计数器

126

PASSIVATIONOXIDE（P/O）

护层

127

PARTICLEDEFECT）（P/D

尘粒缺陷

128PECVD

电浆CVD

129PELLICLE

光罩护膜

130PELLICLE

光罩保护膜

131PH3

氢化磷

132PHOTORESIST

光阻

133PILOTWAFER

试作芯片

134PINHOLE

针孔

135PIRANHACLEAN

过氧硫酸清洗

136PIX

聚醯胺膜

137PLASMAETCHING

电将蚀刻

138

PREVENTIVEMAINTENANCEPM（）

定期保养

139POCL3

三氯氧化磷

140POLYSILICON

复晶硅

141POX

聚醯胺膜含光罩功能

142PREHEAT

预热

143PRESSURE

压力

144

VEIONETCHING（）

活性离子蚀刻

145RECIPE

程序

146REFLOW

回流

147REGISTRATIONERROR

注记差

148RELIABILITY

可靠性

149REPEATDEFECT

重复性缺点

150RESISTIVITY

阻值

151RESOLUTION

解析力

152RETICLE

光罩

153REWORK/SCRAP/WAIVE

修改/报废/签过

154RUNIN/OUT

挤进/挤出

155SCRUBBER

刷洗机

156

SAD（SOFTWAREDEFECT

ANALYSIS）

缺陷分析软件

157

SEMELECTRON（SCANNING

MICROSCOPE）

电子显微镜

158SELECTIVITY

选择性．

159SILICIDE

硅化物

160SILICIDE

金属硅化物

161SILICON

硅

162SILICONNITRIDE

氯化硅

163SMS(SEMICODUCTOR

MANUFACTURING

）SYSTEMS

半导体制造系统

164SOFTWARE,HARDWARE

软件,硬件

165

SPINONGLASSS.O.G.（）

旋制氧化硅

166S.O.J.J-LEAD(SMALLOUTLINE

PACKAGE）

缩小型J形脚包装IC

167SOLVENT

溶剂

168

SPECIFICATION（SPEC）

规范

169SPICEPARAMETER

SPIC参数

TENCE(SPREADING

ANALYSIS）

展布电阻分析

171SPUTTERING

溅镀

172SSERSYSTEMSOFTERRORRATE

TEST）（

系统暂时性失效比率测试

173STEPCOVERAGE

阶梯覆盖

174STEPPER

步进式对准机

175SURFACESTSTES

表面状态

176

SWR（SPECIALWORKREQUEST）

177TARGET

靶

178

TDDBDIELECTRIC（TIME

DEPENDENT

介电质层崩贵的时间依存性

）BREAKDOWN

179ENGINEERINGTEMPORARYTECN

（）CHANGENOTICE

临时性制程变更通知

180

TEOS（TETRAETHYLOR

THOSILICATE）

四乙基氧化硅

181THRESHOLDVILTAGE

临界电压

182THROUGHPUT

产量

183

TMPTMS-X，PROTOTYPETI

（MEMORY）TIMEMORY

STANDARDPRODUCT

TI记忆产品样品（原型），TI内存

标准产品

184TOX

氧化层厚度

185TROUBLESHOOTING

故障排除

186UNDERCUT

底切度

187UNIFORMITY

均匀度

188VACUUM

真空

189VACUUMPUMP

真空帮浦

190VERNIER

游标尺

191VIACONTACT

连接窗

192VISCOSITY

黏度

193

VLF（VERTICALLAMINARFLOW）

垂直流层

194WELL/TANK

井区

195WLRCRELIABILITY(WAFERLEVEL

CONTROL）

晶圆层次（厂内）可靠度控制

196

QUALITYWAFERWLQC（LEVEL

CONTROL）

晶圆层次（厂内）品质控制

197X-RAYLITHOGRAPHY

X光微影技术

198YELLOWROOM

黄光室

页次英文名称中文名称解析

1ActiveArea

主动区（工作区）

主动晶体管（ACTIVETRANSISTOR）

被制造的区域即所谓的主动区

（ACTIVEAREA）。在标准之MOS制

造过程中ACTIVEAREA是由一层氮化

硅光罩即等接氮化硅蚀刻之后的局部

场区氧化所形成的，而由于利用到局部

场氧化之步骤，所以ACTIVEAREA会

受到鸟嘴（BIRD'SBEAK）之影响而比

原先之氮化硅光罩所定义的区域来的

小，以长0.6UM之场区氧化而言，大

概会有0.5UM之BIRD'SBEAK存在，

也就是说

ACTIVEAREA比原在之氮化硅光罩所

定义的区域小0.5UM。

2ACTONE

丙酮1.丙酮是有机溶剂的一种，分子式为

CH3COCH3。

2.性质为无色，具刺激性及薄荷臭味

之液体。

3.在FAB内之用途，主要在于黄光室

内正光阻之清洗、擦拭。

4.对神经中枢具中度麻醉性，对皮肤

粘膜具轻微毒性，长期接触会引起皮肤

炎，吸入过量之丙酮蒸汽会刺激鼻、眼

结膜及咽喉粘膜，甚至引起头痛、恶心、

呕吐、目眩、意识不明等。

允许浓度1000PPM。5.

3ADI

显影后检查

1.定义：

AfterDevelopingInspection之缩写

2.目的：

检查黄光室制程；光阻覆盖→对准→曝

光→显影。发现缺点后，如覆盖不良、

显影不良…等即予修改，以维护产品良

率、品质。

3.方法：

利用目检、显微镜为之。

4AEI

蚀刻后检查

1.定义：

AEI即AfterEtchingInspection，在蚀刻

制程光阻去除前及光阻去除后，分别

对产品实施全检或抽样检查。．

2.目的：

2-1提高产品良率，避免不良品外流。

2-2达到品质的一致性和制程之重复

性。

2-3显示制程能力之指针

2-4阻止异常扩大，节省成本

3.通常AEI检查出来之不良品，非必要

时很少作修改，因为重去氧化层或重长

氧化层可能造成组件特性改变可靠性

变差、缺点密度增加，生产成本增高，

以及良率降低之缺点。

5AIRSHOWER

空气洗尘室进入洁净室之前，需穿无尘衣，因在外

面更衣室之故，无尘衣上沾着尘埃，故

进洁净室之前，需经空气喷洗机将尘埃

吹掉。

6ALIGNMENT

对准

1.定义：

利用芯片上的对准键，一般用十字键和

光罩上的对准键合对为之。

2.目的：

在IC的制造过程中，必须经过6~10次

左右的对准、曝光来定义电路图案，对

准就是要将层层图案精确地定义显像

在芯片上面。

方法：3.A.人眼对准

B.用光、电组合代替人眼，即机械式对

准。

7ALLOY/SINTER

熔合Alloy之目的在使铝与硅基(Silicon

Substrate)之接触有Ohmic特性，即电

压与电流成线性关系。

Alloy也可降低接触的阻值。

8AL/SI

靶硅铝/

此为金属溅镀时所使用的一种金属合

金材料利用Ar游离的离子，让其撞击

此靶的表面，把Al/Si的原子撞击出来，

而镀在芯片表面上，一般使用之组成为

Al/Si(1%)，将此当作组件与外界导线

连接。

9AL/SI/CU

铝铜/硅/

金属溅镀时所使用的原料名称，通常是

称为TARGET，其成分为0.5﹪铜，1

﹪硅及98.5﹪铝，一般制程通常是使用

99﹪铝1﹪硅，后来为了金属电荷迁移

现象（ELECTROMIGRATION）故渗

加0.5﹪铜，以降低金属电荷迁移。

10ALUMINUN

铝此为金属溅镀时所使用的一种金属材

料，利用Ar游离的离子，让其撞击此

种材料做成的靶表面，把Al的原子撞

击出来，而镀在芯片表面上，将此当作

组件与外界导线之连接。

11ANGLELAPPING

角度研磨

AngleLapping的目的是为了测量

Junction的深度，所作的芯片前处理，

这种采用光线干涉测量的方法就称之

AngleLapping。公式为Xj=λ/2NF即

Junction深度等于入射光波长的一半与

干涉条纹数之乘积。但渐渐的随着

VLSI组件的缩小，准确度及精密度都

无法因应。如SRP(SpreadingResistance

Prqbing)也是应用AngleLapping的方

法作前处理，采用的方法是以表面植入

浓度与阻值的对应关系求出Junction

的深度，精确度远超过入射光干涉法。

12ANGSTROM

埃是一个长度单位，其大小为1公尺的百

亿分之一，约为人的头发宽度之五十万

分之一。此单位常用于IC制程上，表

示其层（如SiO2，Poly，SiN….）厚度

时用。

13APCVD

（ATMOSPRESSUR

E）

常压化学气相沉

积

APCVD为Atmosphere(大气)，

Pressure(压力)，Chemical(化学)，

Vapor(气相)及Deposition(沉积)的缩

写，也就是说，反应气体（如SiH4(g)，

B2H6(g)，和O2(g)）在常压下起化学

反应而生成一层固态的生成物（如

BPSG）于芯片上。

14AS75

砷

自然界元素之一；由33个质子，42个

中子即75个电子所组成。半导体工业

用的砷离子（As）可由AsH气体分3＋

解得到。砷是N-TYPEDOPANT常用

作N-场区、空乏区及S/D植入。

15

，

ASHINGSTRIPPING

电浆光阻去除

1.电浆预处理，系利用电浆方式

（Plasma），将芯片表面之光阻加以去

除。

2.电浆光阻去除的原理，系利用氧气

在电浆中所产生只自由基（Radical）与

光阻（高分子的有机物）发生作用，产

生挥发性的气体，再由帮浦抽走，达到

光阻去除的目的。

电浆光组的产生速率通常较酸液3.光

阻去除为慢，但是若产品经过离子植表

面之光阻或发生碳入或电浆蚀刻后，

化或石墨化等化学作用，整个表面之光

阻均已变质，若以硫酸吃光阻，无法将

表面已变质之光阻加以去除，故均必须

先以电浆光阻去除之方式来做。

16ASSEMBLY

晶粒封装以树酯或陶瓷材料，将晶粒包在其中，

以达到保护晶粒，隔绝环境污染的目

的，而此一连串的加工过程，即称为晶

粒封装（Asmbly）。

封装的材料不同，其封装的作法亦不

同，本公司几乎都是以树酯材料作晶粒

的封装，制程包括：

芯片切割→晶粒目检→晶粒上「架」（导

线架，即Leadframe）→焊线→模压封

装→稳定烘烤（使树酯物性稳定）→切

框、弯脚成型→脚沾锡→盖印→完成。

以树酯为材料之IC，通常用于消费性

产品，如计算机、计算器，而以陶瓷作

封装材料之IC，属于高性赖度之组件，

通常用于飞弹、火箭等较精密的产品

上。

17BACKGRINDING

晶背研磨利用研磨机将芯片背面磨薄以便测试

包装，着重的是厚度均匀度及背面之干

净度。

一般6吋芯片之厚度约20mil～30mil

左右，为了便于晶粒封装打线，故需将

芯片厚度磨薄至10mil～15mil左右。

18SOFTBAKE,

BAKE,HARD

BAKE

烘烤，软烤，预

烤

烘烤（Bake）：在集成电路芯片上的制

造过程中，将芯片至于稍高温（60℃～

250℃）的烘箱内或热板上均可谓之烘

烤，随其目的的不同，可区分微软烤

（Softbake）与预烤（Hardbake）。

软烤（Softbake）：

其使用时机是在上完光阻后，主要目的

是为了将光阻中的溶剂蒸发去除，并且

可增加光阻与芯片之附着力。

预烤（Hardbake）：

又称为蚀刻前烘烤（pre-etchbake），主

要目的为去除水气，增加光阻附着性，

尤其在湿蚀刻（wetetching）更为重要，

预烤不全长会造成过蚀刻。

19BF2

二氟化硼·一种供做离子植入用之离子。

·BF是由BF气体晶灯丝加热分32＋＋

解成：

B、B、F、BF、BF。经Extract21

拉出及质谱磁场分析后而得到。

·是一种P-type离子，通常用作VT植

入（闸层）及S/D植入。

20BOAT

晶舟

Boat原意是单木舟，在半导体IC制造

过程中，常需要用一种工具作芯片传

送、清洗及加工，这种承载芯片的工具，

我们称之为Boat。

一般Boat有两种材质，一是石英、另

一是铁氟龙。石英Boat用在温度较高

（大于300℃）的场合。而铁氟龙Boat

则用在传送或酸处理的场合。

21B.O.E

缓冲蚀刻液BOE是HF与NH4F依不同比例混合而

成。6:1BOE蚀刻即表示HF：NH4F=1：

6的成分混合而成。HF为主要的蚀刻

液，NH4F则作为缓冲剂使用。利用

NH4F固定〔H＋〕的浓度，使之保持

一定的蚀刻率。

HF会浸蚀玻璃及任何含硅石的物质，

对皮肤有强烈的腐蚀性，不小心被溅

到，应用大量水冲洗。

22BONDINGPAD

焊垫焊垫－晶利用以连接金线或铝线的金

属层。在晶粒封装（Asmbly）的制程

中，有一个步骤是作“焊线”，即是用

金线（塑料包装体）或铝线（陶瓷包装

体）将晶粒的线路与包装体之各个接脚

依焊线图（BondingDiagram）连接在一

起，如此一来，晶粒的功能才能有效地

应用。

由于晶粒上的金属线路的宽度即间隙

都非常窄小，（目前SIMC所致的产品

约是微米左右的线宽或间隙），而用来

连接用的金线或铝线其线径目前由于

受到材料的延展性即对金属接线强度

要求的限制，祇能做到1.0～1.3mil

（25.4～33j微米）左右，在此情况下，

要把二、三十微米的金属线直接连接到

金属线路间距只有3微米的晶粒上，一

定会造成多条铝线的接桥，故晶粒上的

铝路，在其末端皆设计成一个约4mil

见方的金属层，此即为焊垫，以作为接

线使用。

（以焊垫通常分布再晶粒之四个外围

上

粒封装时的焊线作业），其形状多为正

方形，亦有人将第一焊线点作成圆形，

以资辨识。焊垫因为要作接线，其上得

护层必须蚀刻掉，故可在焊垫上清楚地

看到“开窗线”。而晶粒上有时亦可看

到大块的金属层，位于晶粒内部而非四

周，其上也看不到开窗线，是为电容。

23BORON

硼自然元素之一。由五个质子及六个中子

所组成。所以原子量是11。另外有同

位素，是由五个质子及五个中子所组成

原子量是10（B）。自然界中这两种同

10位素之比例是4：1，可由磁场质谱分

析中看出，是一种P-type的离子（B11），

用来作场区、井区、VT及S/D植＋入。

24BPSG

含硼及磷的硅化

物

BPSG乃介于Poly之上、Metal之下，

可做为上下两层绝缘之用，加硼、磷主

要目的在使回流后的Step较平缓，以

防止Metalline溅镀上去后，造成断线。

25BREAKDOWN

VOLTAGE

崩溃电压

反向P-N接面组件所加之电压为P接负

而N接正，如为此种接法则当所加电

压通在某个特定值以下时反向电流很

小，而当所加电压值大于此特定值后，

反向电流会急遽增加，此特定值也就是

吾人所谓的崩溃电压（BREAKDOWN

VOLTAGE）一般吾人所定义反向P＋-

N接面之反向电流为1UA时之电压为

崩溃电压，在P＋-

N或N＋-P之接回组件中崩溃电压，

随着N（或者P）之浓度之增加而减小。

26BURNIN

预烧试验

「预烧」（Burnin）为可靠性测试的一

种，旨在检验出哪些在使用初期即损坏

的产品，而在出货前予以剔除。

预烧试验的作法，乃是将组件（产品）

至于高温的环境下，加上指定的正向或

反向的直流电压，如此残留在晶粒上氧

化层与金属层之外来杂质离子或腐蚀

性离子将容易游离而使故障模式

（FailureMode）提早显现出来，达到

筛选、剔除「早期夭折」产品之目的。

预烧试验分为「静态预烧」（StaticBurn

in）与「动态预烧」（DynamicBurnin）

只在组件上加上前者在试验时，两种，

额定的工作电压即消耗额定的功率，而

后者除此外并有仿真实际工作情况的

讯号输入，故较接近实际状况，也较严

格。

基本上，每一批产品在出货前，皆须作

百分之百的预烧试验，馾由于成本及交

货其等因素，有些产品旧祇作抽样（部

分）的预烧试验，通过后才出货。另外

对于一些我们认为它品质够稳定且够

水准的产品，亦可以抽样的方式进行，

当然，具有高信赖度的产品，皆须通过

百分之百的预烧试验。

27CAD

计算机辅助设计

CAD：ComputerAidedDesign

计算机辅助设计，此名词所包含的范围

很广，可泛称一切计算机为工具，所进

行之设计；因此不仅在IC设计上用得

到，建筑上之设计，飞机、船体之设计，

都可能用到。

在以往计算机尚未广泛应用时，设计者

必须以有限之记忆、经验来进行设计，

可是有了所谓CAD后，我们把一些常

用之规则、经验存入计算机后，后面的

设计者，变可节省不少从头摸索的工

作，如此不仅大幅地提高了设计的准确

度，使设计的领域进入另一新天地。

28CD

MEASUREMENT

微距测试

CD:CriticalDimension之简称。通常于

某一个层次中，为了控制其最小线距，

我们会制作一些代表性之量测图形于

晶方中，通常置于晶方之边缘。

简言之，微距测量长当作一个重要之制

程指针，可代表黄光制程之控制好坏。

量测CD之层次通常是对线距控制较重

要之层次，如氮化硅、POLY、CONT、

MET…等，而目前较常用于测量之图形

有品字型，L-BAR等。

29CH3COOH

醋酸ACETICACID醋酸澄清、无色液体、

有刺激性气味、熔点16.63℃、沸点

118℃。与水、酒精、乙醚互溶。可燃。

冰醋酸是99.8﹪以上之纯化物，有别于

水容易的醋酸食入或吸入纯醋酸有中

等的毒性，对皮肤及组织有刺激性，危

害性不大，被溅到用水冲洗。

30CHAMBER

真空室,反应室

专指一密闭的空间，常有特殊的用途：

诸如抽真空、气体反应或金属溅度等。．

针对此特殊空间之种种外在或内在环

境：例如外在粒子数（particle）、湿度

及内在温度、压力、气体流量、粒子数

等加以控制。达到芯片最佳反应条件。

31CHANNEL

信道

当在MOS晶体管的闸极上加上电压

（PMOS为负，NMOS为正），则闸极

下的电子或电洞会被其电场所吸引或

排斥而使闸极下之区域形成一反转层

（InversionLayer），也就是其下之半导

体P-type变成N-typeSi，N-type变成

P-typeSi，而与源极和汲极，我们旧称

此反转层为“信道”。

信道的长度“ChannelLength”对MOS

组件的参数有着极重要的影响，故我们

对POLYCD的控制需要非常谨慎。

32CHIP,DIE

晶粒

一片芯片（OR晶圆，即Wafer）上有

许多相同的方形小单位，这些小单位及

称为晶粒。

同一芯片上每个晶粒都是相同的构造，

具有相同的功能，每个晶粒经包装后，

可制成一颗颗我们日常生活中常见的

IC，故每一芯片所能制造出的IC数量

是很可观的，从几百个到几千个不等。

同样地，如果因制造的疏忽而产生的缺

点，往往就会波及成百成千个产品。

33

CLT（CARRIER

LIFETIME）

截子生命周期一、定义少数戴子再温度平均时电子

被束缚在原子格内，当外加能量时，电

子获得能量，脱离原子格束缚，形成自

由状态而参与电流岛通的的工作，但能

量消失后，这些电子/电洞将因在结合

因素回复至平衡状态，因子当这些载子

由被激发后回复平衡期间，称之为少数

载子“LIFETIME“

应用范围二、1.评估卢管和清洗槽的干

净度

2.针对芯片之清洁度及损伤程度对

CLT值有影响为

A.芯片中离子污染浓度及污染之金属

种类

B.芯片中结晶缺陷浓度

34CMOS

互补式金氧半导

体．

金属氧化膜半导体（MOS，）

METAL-OXIDESEMICONDUCTOR

其制程程序及先在单晶硅上形成绝缘

氧化膜，再沉积一层复晶硅（或金属）

作为闸极，利用家到闸极的电场来控制

MOS组件的开关（导电或不导电）。按

照导电载子的种类，MOS，又可分成

两种类型：NMOS（由电子导电）和

PMOS（由电洞导电）。而互补式金氧

半导体（CMOSCOMPLEMENTARY

MOS）则是由NMOS及PMOS组合而

成，具有省电、抗噪声能力强、α

-PARTICLE免疫力好等许多优点，是

超大规模集成电路（VLSI）的主流。

35COATING

光阻覆盖将光阻剂以浸泡、喷雾、刷怖、或滚压

等方法加于芯片上，称为光阻覆盖。

目前效果最佳的方法为旋转法；旋转法

乃是将芯片以真空吸附于一个可旋转

的芯片支持器上，适量的光阻剂加在芯

片中央，然后芯片开始转动，芯片上的

光阻剂向外流开，很均匀的散在芯片

上。要得到均匀的光阻膜，旋转速度必

须适中稳定。而旋转速度和光阻剂粘滞

性绝应所镀光阻剂的厚度。

光阻剂加上后，必须经过软烤的步骤，

以除去光阻剂中过多的溶剂，进而使光

阻膜较为坚硬，同时增加光阻膜与芯片

的接合能力的主要方法就是在于适当

调整软烤温度与时间。

经过了以上的镀光阻膜即软烤过程，也

就是完成了整个光阻覆盖的步骤。

36CROSSSECTION

横截面IC的制造基本上是由一层一层的图案

堆积上去，而为了了解堆积图案的构

造，以改善制程或解决制程问题，经常

会利用破坏性切割方式以电子显微镜

（SEM）来观察，而切割横截面、观察

横截面的方式是其中较为普遍之一种。

37C-VPLOT

,电容电压圆

译意为电容、电压图：也就是说当组件

在不同状况下，在闸极上施以某一电压

时，会产生不同之电容值（此电压可为

正或负），如此组件为理想的组件；也

就是闸极和汲极间几乎没有杂质在里

面（COMTAMINATION）。当外界环境

改变时（温度或压力），并不太会影响

MONITOR

可此用利，值容电的它．

MOS组件之好坏，一般△V＜0.2为正

常。

38CWQC

全公司品质管制以往有些经营者或老板，一直都认为品

质管制是品管部门或品管主管的责任，

遇到品质管制做不好时，即立即指责品

质主管，这是不对的。

品质管制不是品质部门或某一单位就

可以做好的，而是全公司每一部门全体

人员都参与才能做好。固品质管制为达

到经营的目的，必须结合公司内所有部

门全体人员协力合作，构成一个能共同

认识，亦于实施的体系，并使工作标准

化，且使所定的各种事项确实实行，使

自市场调查、研究、开发、设计、采购、

制造、检查、试验、出货、销售、服务

为止的每一阶段的品质都能有效的管

理，这就是所谓的全公司品质管制

（CompanyWideQualityControl）。实施

CWQC的目的最主要的就是要改善企

业体质；即发觉问题的体质、重视计划

的体质、重点指向的体质、重视过程的

体质，以及全员有体系导向的体质。

39CYCLETIME

生产周期时间指原料由投入生产线到产品于生产线

产生所需之生产/制造时间。

在TI-ACER，生产周期有两种解释：

一为“芯片产出周期时间”

（WAFER-OUTCYCLETIME），

一为“制程周期时间”（PROCESS

CYCLETIME）

“芯片产出周期时间”乃指单一批号之

芯片由投入到产出所需之生产/制造时

间。

“制程周期时间”则指所有芯片于单一

工站平均生产/制造时间，而各工站（从

头至尾）平均生产/制造之加总极为该

制程之制程周期时间。

目前TI-ACERLINEREPORT之生产

周期时间乃采用“制程周期时间”。

一般而言，生产周期时间可以下列公式

概略推算之：

生产周期时间=在制品（WIP）/产能

（THROUGHOUT）

40CYCLETIME

生产周期

IC制造流程复杂，且其程序很长，自

Cycle

芯片投入至晶圆测试完成，谓之

Time。

由于IC生命周期很短，自开发、生产

至销售，需要迅速且能掌握时效，故

CycleTime越短，竞争能力就越高，能

掌握产品上市契机，就能获取最大的利

润。

由于CycleTime长，不容许生产中的

芯片因故报废或重做，故各项操作过程

都要依照规范进行，且要做好故障排除

让产品流程顺利，早日出FIB上市销

售。

41DEFECTDENSITY

缺点密度〝缺点密度〞系指芯片单位面积上（如

每平方公分、每平方英吋等）有多少

〝缺点数〞之意，此缺点数一般可分为

两大类：A.可视性缺点B.不可视性缺

点。前者可藉由一般光学显微镜检查出

来（如桥接、断线），由于芯片制造过

程甚为复杂漫长，芯片上缺点数越少，

产品量率品质必然越佳，故〝缺点密

度〞常备用来当作一个工厂制造的产

品品质好坏的指针。

42DEHYDRATION

BAKE

去水烘烤目的：去除芯片表面水分，增加光阻

附着力。以免芯片表面曝光显影后光阻

掀起。

方法：

在光阻覆盖之前，利用高温（120℃或

150℃）加热方式为之。

43DENSIFY

密化

CVD沉积后，由于所沈积之薄膜（THIN

FILM之密度很低），故以高温步骤使

薄膜中之分子重新结合，以提高其密

度，此种高温步骤即称为密化。密化通

常以炉管在800℃以上的温度完成，但

也可在快速升降温机台（RTP；RAPID

THERMALPROCESS）完成。

44DESCUM

电浆预处理

1.电浆预处理，系利用电浆方式

（Plasma），将芯片表面之光阻加以去

除，但其去光阻的时间，较一般电浆光

阻去除（Stripping）为短。其目的只是

在于将芯片表面之光阻因显影预烤等

制程所造成之光阻毛边或细屑（Scum）

加以去除，以使图形不失真，蚀刻出来

之图案不会有残余。

请参阅有关电浆去除光阻之原理，2.

「电浆光阻去除」（Ashing）。

通常作电浆预处理，均以较低之3.力，

及小之功率为之，也就是使光阻之蚀刻

率降低得很低，使得均匀度能提高，以

保持完整的图形，达到电浆预处理的目

的。

45DESIGNRULE

设计规范由于半导体制程技术，系一们专业、精

致又复杂的技术，容易受到不同制造设

备制程方法（RECIPE）的影响，故在

考虑各项产品如何从事制造技术完善，

成功地制造出来时，需有一套规范来做

有关技术上之规定，此即“DESIGN

RULE”，其系依照各种不同产品的需

求、规格，制造设备及制程方法、制程

能力、各项相关电性参数规格等之考

虑，订正了如：

1.各制程层次、线路之间距离、线宽

等之规格。

2.各制程层次厚度、深度等之规格。

3.各项电性参数等之规格。

以供产品设计者及制程技术工程师等

人之遵循、参考。

46DESIGNRULE

设计准则

设计准则EDSIGNRULE：反应制程能

力及制程组件参数，以供IC设计者设

计IC时的参考准则。

一份完整的DesignRule包括有下列各

部分：

A.制程参数：如氧化层厚度、复晶、金

属层厚度等，其它如流程、ADI、AEI

参数。主要为扩散与黄光两方面的参

数。

B.电气参数：提供给设计者做仿真电路

时之参考。

C.布局参数：及一般所谓的3μm、2μ

m、1.5μm…等等之Rules，提供布局原

布局之依据。

D.光罩制作资料：提供给光罩公司做光

罩时之计算机资料，如CDBAR、测试

键之摆放位置，各层次之相对位置之摆

放等。

47DIEDIEBY

ALIGNMENT

每FIELD均对准每个Field再曝光前均针对此单一Field

对准之方法称之；也就是说每个Field

均要对准。

48DIFFUSION

扩散在一杯很纯的水上点一滴墨水，不久后

可发现水表面颜色渐渐淡去，而水面下

渐渐染红，但颜色是越来越淡，这即是

扩散的一例。在半导体工业上常在很纯

的硅芯片上以预置或离子布植的方式

作扩散源（即红墨水）。因固态扩散比

液体扩散慢很多（约数亿年），故以进

炉管加高温的方式，使扩散在数小时内

完成。

49DIWATER

去离子水IC制造过程中，常需要用盐酸容易来

蚀刻、清洗芯片。这些步骤之后又需利

用水把芯片表面残留的盐酸清除，故水

的用量相当大。

然而IC。工业用水，并不是一般的自

来水或地下水，而是自来水或地下水经

过一系列的纯化而成。原来自来水或地

下水中含有大量的细菌、金属离子级

PARTICLE，经厂务的设备将之杀菌、

过滤和纯化后，即可把金属离子等杂质

去除，所得的水即称为〝去离子水〞，

专供IC制造之用。

50DOPING

参入杂质为使组件运作，芯片必须参以杂质，一

般常用的有：

1.预置：在炉管内通以饱和的杂质蒸

气，使芯片表面有一高浓度的杂质层，

然后以高温使杂质驱入扩散；或利用沉

积时同时进行预置。

2.离子植入：先使杂质游离，然后加速

植入芯片。

51DRAM,SRAM

机随静态动态,存

取内存

随机存取记忆器可分动态及静态两种，

主要之差异在于动态随机存取内存

（DRAM），在一段时间（一般是

0.5ms～5ms）后，资料会消失，故必须

在资料未消失前读取元资料再重写

（refresh），此为其最大缺点，此外速

度较慢也是其缺点，而DRAM之最大

好处为，其每一记忆单元（bit）指需一

个Transistor（晶体管）加一个Capacitor

（电容器），故最省面积，而有最高之

密度。而SRAM则有不需重写、速度

快之优点，但是密度低，每一记忆单元

（bit）有两类：A.需要六个Transistor

（晶体管），B.四个Transistor（晶体

管）。（负载电阻）Loadresistor加两

个

由于上述之优缺点，DRAM一般皆用在

PC（个人计算机）或其它不需高速且

记忆容量大之记忆器，而SRAM则用

于高速之中大型计算机或其它只需小

记忆容量。如监视器（Monitor）、打印

机（Printer）等外围控制或工业控制上。

52DRIVEIN

驱入

离子植入（ionimplantation）虽然能较

精确地选择杂质数量，但受限于离子能

量，无法将杂质打入芯片较深（um级）

的区域，因此需借着原子有从高浓度往

低浓度扩散的性质，在相当高的温度去

进行，一方面将杂质扩散道教深的区

域，且使杂质原子占据硅原子位置，产

生所要的电性，另外也可将植入时产生

的缺陷消除。此方法称之驱入。

在驱入时，常通入一些氧气，因为硅氧

化时，会产生一些缺陷，如空洞

（Vacancy），这些缺陷会有助于杂质原

子的扩散速度。另外，由于驱入世界原

子的扩散，因此其方向性是各方均等，

甚至有可能从芯片逸出（out-diffusion），

这是需要注意的地方。

53E-BEAM

LITHOGRAPHY

电子束微影技术目前芯片制作中所使用之对准机，其曝

光光源波长约为（365nm～436nm），其

可制作线宽约1μ之IC图形。但当需

制作更细之图形时，则目前之对准机，

受曝光光源波长之限制，而无法达成，

因此在次微米之微影技术中，及有用以

电子数为曝光光源者，由于电子束波长

甚短（～0.1A），故可得甚佳之分辨率，

作出更细之IC图型，此种技术即称之

电子束微影技术。

电子束微影技术，目前已应用于光罩制

作上，至于应用于光芯片制作中，则仍

在发展中。

54

EFR（EARLY

FAILURERATE）

早期故障率EarlyFailureRate是产品可靠度指针，

意谓IC到客户手中使用其可能发生故

障的机率。当DRAM生产测试流程中

经过BURN-IN高温高压测试后，体质

不佳的产品便被淘汰。

为了确定好的产品其考靠度达到要求，

试所以从母批中取样本做可靠度测试，

验中对产品加高压高温，催使不耐久的

产品故障，因而得知产品的可靠度。

故障机率与产品生命周期之关系类似

浴缸，称为BathtubCurve.

55ELECTROMIGRATI

ON

电子迁移所谓电子迁移，乃指在电流作用下金属

的质量会搬动，此系电子的动量传给带

正电之金属离子所造成的。

当组件尺寸越缩小时，相对地电流密度

则越来越大；当此大电流经过集成电路

中之薄金属层时，某些地方之金属离子

会堆积起来，而某些地方则有金属空缺

情形，如此一来，堆积金属会使邻近之

导体短路，而金属空缺则会引起断路。

材料搬动主要原动力为晶界扩散。有些

方法可增加铝膜导体对电迁移之抗力，

例如：与铜形成合金，沉积时加氧等方

式。

56ELECTRON/HOLE

电子/电洞

电子是构成原子的带电粒子，带有一单

位的负电荷，环绕在原子核四周形成原

子。

垫洞是晶体中在原子核间的共享电子，

因受热干扰或杂质原子取代，电子离开

原有的位置所遗留下来的“空缺”因缺

少一个电子，无法维持电中性，可视为

带有一单位的正电荷。

57ELLIPSOMETER

椭圆测厚仪将已知波长之射入光分成线性偏极或

圆偏极，照射在待射芯片，利用所得之

不同椭圆偏极光之强度讯号，以Fourier

分析及Fresnel方程式，求得待测芯片

模厚度

58EMELECTRO

（MIGRATION

TEST）

电子迁移可靠度

测试

当电流经过金属导线，使金属原子获得

能量，沿区块边界（GRAINBounderies）

扩散（Diffusion），使金属线产生空洞

（Void），甚至断裂，形成失效。其对

可靠度评估可用电流密度线性模型求

出：

AF=【J（stress）/J（op）】n×exp【Ea/Kb

（1/T（op）-1/T（stress））】

TF=AF×T（stress）

59POINTEND

DETECTOR

终点侦测器在电浆蚀刻中，利用其反应特性，特别

设计用以侦测反应何时完成的一种装

置。

一般终点侦测可分为下列三种：

LarEndpoint雷射终点侦测器（A.

Detector）：

利用雷射光入射反应物（即芯片）表

面，当时颗发生时，反应层之厚度会逐

渐减少，因而反射光会有干扰讯号产

生，当蚀刻完成时，所接收之讯号亦已

停止变化，即可测得终点。

B.激发光终点侦测器（OpticalEmission

EndPointDetector）

用一光谱接受器，接受蚀刻反应中某

一反应副产物（Byproduct）所激发之光

谱，当蚀刻反应逐渐完成，此副产物减

少，光谱也渐渐变弱，即可侦测得其终

点。

C.时间侦测器：直接设定反应时间，当

时间终了，即结束其反应。

60ENERGY

能量

能量是物理学之专有名词。例如：B比

A之电压正100伏，若在A板上有一电

子受B版正电吸引而加速跑到B版，

这时电子在B版就比在A版多了100

电子伏特的能量。

61EPIWAFER

磊晶芯片磊晶系在晶体表面成长一层晶体。

62EPROM

（ERASABLE-PRO

GRAMMABLE

ROM）

电子可程序只读

存储器

MASKROM内所存的资料，是在FAB

内制造过程中便已设定好，制造完后便

无法改变，就像任天堂游戏卡内的

MASKROM，存的是金牌玛丽就无法

变成双截龙。

而EPROM是在ROM内加一个特殊结

构叫AFAMDS，它可使ROM内的资

料保存，但当紫外光照到它时，它会使

ROM内的资料消失。每一个晶忆单位

都归口。然后工程人员再依程序的规

范，用30瓦左右的电压将0101….资料

灌入每一个记忆单位。如此就可灌电

压、紫外光重复使用，存入不同的资料。

也就是说如果任天堂卡内使用的是

EPROM，那么你打腻了金牌玛丽，然

后灌双截龙的程序进去，卡匣就变成双

截龙卡，不用去交换店交换了。

63ESD

ELECTROSTATIC

DAMAGE

ELECTROSTATIC

DISCHARGE

静电破坏静电

放电

1自然界之物质均由原子组成，而原子

又由质子、中子及电子组成。在正常状

态下，物质成中性，而在日常活动中，

会使物质失去电子，或得到电子，此即

产生一静电，得到电子之物质为静失去

电子即带正静电。带负静电，

电大小会随着日常的工作环境而有所

不同。如下表所示。

活动情形走过地毯走过塑料地板在以子上工作

页活拿起塑料夹，袋拿起塑料带工作椅垫摩擦表1

日常工作所产生的静电强度表2.当物

质产生静电后，随时会放电，弱放到子

组件上，例如件破坏而使不能正常工

作，电破坏或静电放电。3.防止静电破

坏方法有二：A.在组件设计上加上静电

保护电路。B.在工作环境上减少静电，

桌之接地线，送上使用防静电胶套及海

绵等等。

静电强度

（Volt）

10－20﹪相对湿度65-95﹪相对湿度

35,00012,000

6,0007,000

20,00018,000

1,500250100

6001,000

15,000

IC，则会将组此即为静例如工作测

试员之静电环。载运

64ETCH

蚀刻在集成电路的制程中，常需要将整个电

路图案定义出来，其制造程序通常是先

长出或盖上一层所需要之薄膜，在利用

微影技术在这层薄膜上，以光阻定义出

所欲制造之电路图案，再利用化学或物

理方式将不需要之部分去除，此种去除

步骤便称为蚀刻（ETCH）

一般蚀刻可分为湿性蚀刻（WET

ETCH）及干性蚀刻（DRYETCH）两

种。所谓干性蚀刻乃是利用化学品（通

常是盐酸）与所欲蚀刻之薄膜起化学反

应，产生气体或可溶性生成物，达到图

案定义之目的。而所谓干蚀刻，则是利

用干蚀刻机台产生电浆，将所欲蚀刻之

薄膜反映产生气体由PUMP抽走，达

到图案定义之目的。

65EXPOSURE

曝光其意义略同于照相机底片之感光

在集成电路之制造过程中，定义出精细

之光组图形为其中重要的步骤，以运用

最广之5XSTEPPER为例，其方式为以

对紫外线敏感之光阻膜作为类似照相

机底片，光罩上则有我们所设计之各种

G-LINE

图形，以特殊波长之光线（．

436NM）照射光罩后，经过缩小镜片

（REDUCTIONLENS）光罩上之图形则

成5倍缩小，精确地定义在底片上（芯

片上之光阻膜）

经过显影后，即可将照到光（正光阻）

之光阻显掉，而得到我们想要之各种精

细图形，以作为蚀刻或离子植入用。

因光阻对于某特定波长之光线特别敏

感，故在黄光室中早将一切照明用光元

过滤成黄色，以避免泛白光源中含有对

光阻有感光能力之波长成分在，这一点

各相关人员应特别注意，否则会发生光

线污染现象，而扰乱精细之光阻图。

66

FABRICATION）

（FAB

制造

Fabrication为“装配”或“制造”之意，

与Manufacture意思一样，半导体制造

程序，其步骤繁多，且制程复杂，需要

有非常精密的设备和细心的作业，才能

达到吴缺点的品质。

FAB系Fabrication之缩写，指的是“工

厂”之意。我们常称FIB为“晶圆区”，

例如：进去“FAB”之前需穿上防尘衣。

67

BITFBFC（FULL

FUNCTIONCHIP）

全功能芯片由于产品上会有缺陷，所以有些芯片无

法全功能工作。因此须要雷射修补前测

试，以便找到缺陷位置及多寡，接着就

能利用雷射修补，将有缺陷的芯片修补

成全功能的芯片。《当缺陷超过一定限

度时，无法修补成全功能芯片》

68FIELD/MOAT

场区

FIELD直译的意思是〝场〞，足球场和

武道场等的场都叫做FIELD。它的含意

就是一个有专门用途的区域。

在IC内部结构中，有一区域是隔离电

场的地方，通常介于两个MOS晶体管

之间，称为场区。场区之上大部分会长

一层厚的氧化层。

69FILTRATION

过滤用过滤器（FILTER，为一半透膜折叠

而成）将液体或气体中的杂质给过滤

掉，此称为FILTRATION【过滤】

因IC制造业对洁净式的要求是非常严

格的，故各种使用的液体或气体，必须

借着一个PUMP制造压差来完成，如

何炫则一组恰当的过滤器及PUMP是

首要的课题。

70FAILURE

（FITIN）TIME．

FIT适用以表示产品可靠度的单位

FIT=1Eailurein10Device-Hours

9

例如1000Device工作1000Hours后1

Device故障，则该产品的可靠度为：

（1Failure）/（1000Devices*1000

Hours）=1000FITs

71FOUNDRY

客户委托加工客户委托加工主要是接受客户委托，生

产客户自有权利的产品，也就是客户提

供光罩，由SMIC来生产制造，在将成

品出售给客户，指收取代工过程费用，

这种纯粹代工，不涉及销售的方式在国

际间较通常的称呼就是硅代工（Silicon

Foundry）。

72POINTFOUR

PROBE

四点侦测

·是量测芯片片阻值（SheetResistance）

RS的仪器。

·原理如下：

有ABCD四针，A、D间通以电流I，B、

C两针量取电压差（△V），

则RS=K.△V/I

K是常数比例和机台及针尖距离有关

73FINESONICF/S

（CLEAN）

超音波清洗超音波清洗的主要目的是用来去除附

着在芯片表面的灰尘，其反应机构有

二：

1.化学作用：利用SC-1中的NH4OH，

H2O2与Silicon表面反应，将灰尘剥除。

2.物理作用：利用频率800KHz，功2.

率450W×2的超音波震荡去除灰尘。

74FTIR

傅氏转换红外线

光谱分析仪

FTIR乃利用红外线光谱经傅利叶转换

进而分析杂质浓度的光谱分析仪器。

目的：

·已发展成熟，可Routine应用者，计

有：

/PSG之含磷、含硼量预测。

B.芯片之含氧、含碳量预测。

C.磊晶之厚度量测。

·发展中需进一步Setup者有：

A.氮化硅中氢含量预测。

B.复晶硅中含氧量预测。

C.光阻特性分析。

FTIR为一极便利之分析仪器，STD的

建立为整个量测之重点，由于其中多利

用光学原理、芯片状况（i.e.晶背处理

状况）对量测结果影响至钜。

75

TESTFTY（FINAL

YIELD）

在晶圆出厂后，必须经过包装及T1（断

/短路测试），Burn-in（烧结），T3（高

温功能测试），T4（低温功能测试），

QA测试，方能销售、出货至客户手中。

在这段漫长而繁杂的测试过程中，吾人

定义FinalTestYield为：T1Yield*

Burn–inYield*T3Yield*T4Yield

76FUKEDEFECT

成因为硅化物之氧化，尤其是以水蒸气

去致密化PBSG时会发生，造成闸极

（PolyGate）与金属间的短路。

硅化物之氧化可分为二类型：（以

TiSi2）

1.热力学观点SiO2是最稳定，故Si

扩散至TiSi2之表面时会与水反应成

SiO2而非TiO2。

动力学观点而言，当Si不足时则会2.

形成TiO2而将TiSi2分解。

77GATEOXIDE

闸极氧化层

GATEOXIDE是MOSFET（金氧半场

效晶体管）中相当重要的闸极之下的氧

化层。此氧化层厚度较薄，且品质要求

也较严格。

78GATEVALVE

闸阀用来控制气体压力之控制装置。通常闸

阀开启越大，气体于反应室内呈现之压

力较低；反之，开启越小，压力较高。

79GOODGEC

（ELECTRICAL

CHIP）

优良电器特性芯

片

能够合于规格书（DataBook）上所定

义电器特性的芯片。这些芯片才能被送

往芯片包装工厂制成成品销售给客户。

80GETTERING

吸附

“Gettering”系于半导体制程中，由于

可能受到晶格缺陷（CrystalDefect）或

金属类杂质污染等之影响，造成组件接

口之间可能有漏电流（Junction

Leakage）存在，而影响组件特性；如

何将这些晶格缺陷、金属杂质摒除解决

的种种技术上作法，就叫做”

Gettering”吸附。吸附一般又可分

“内部的吸附”---IntrinsicGettering及

“外部的吸附”---ExtrinsicGettering。

前者系在下线制造之前先利用特殊高

温步骤让晶圆表面的「晶格缺陷或含氧

量」尽量降低。后者系利用外在方法如：

晶背伤言、磷化物（POCl3）预置ETC

将晶圆表面的缺陷及杂质等尽量吸附

到晶圆背面。两者均可有效改善上述问

题。．

81G-LINE

G-光线G-line系指一种光波的波长，多系水银

灯所发出之光波波长之一，其波长为

436nm。

G-line之光源，最常作为Stepper所用之

水银灯，本来系由许多不同之波长的光

组成，利用一些Mirror和Filter反射、

过滤的结果，会将其它波长之光过滤

掉，仅余G-line作为曝光用。使用单一

波长作为曝光光源可以得到较佳的能

量控制和解吸力，但由于其为单色波故

产生之驻波效应（StandingWave）对

光阻图案产生很大的影响。在选择最佳

光阻厚度，以府合驻波效应，成为G-line

Standing最要的工作之一。

82GLOBAL

ALIGNMENT

整片性对准与计

算

GlobalAlignment系指整片芯片在曝光

前，先作整片性之对准与计算，然后接

着可做整片芯片之曝光。

·GLOBALALIGNMENT分为两种：

1普通的GlobalAlignment：每片芯片共

对准左右两点。

2AdvanceGlobalAlignment：每片芯片

对准预先设定好之指定数个Field的对

准键，连续对准完毕并晶计算机计算

后，才整片曝光。

83GATEOXIDEGOI

（INTEGRITY）

闸极氧化层完整

性

半导体组件中，闸极氧化层的完整与否

关系着电容上电荷的存放能力，故需设

计一适当流程，其主要目的在侧闸极氧

化层之崩溃电压（breakdownvoltage）、

有效氧化层厚度等，以仿真闸极氧化层

的品质及可信赖度，通常即以此崩溃电

压值表示GOI的优劣程度。

84GRAINSIZE

颗粒大小一种晶体材料形成后，从微观的角度来

看，材料都是一大堆颗粒垒叠在一起而

成。这些颗粒有大有小，尺寸不一。而

且材料的特性也会因为颗粒大小而变

化，故常要注意其大小变化。

85STUDYGRR

GAUGE

（REPEATABILITY

AND

REPRODUUCIBILI

TY）

测量仪器重复性

与再现性之研究

将良策仪器的重复性—一其本身的变

异，再现性—操作人本身的变异，用统

计的方法算出，以判断量测仪器是否符

合制程参数控制之需要。

86H2SO4

硫酸．硫酸，为目前最广泛使用SuifuricAcid

的工业化学品。强力腐蚀性、浓稠、油

状液体，依纯度不同，由无色至暗棕色，

与水以各种不同比例互溶，甚具活性。

溶解大部分的金属。浓硫酸具氧化、脱

水、磺化大部分的有机化合物，常常引

起焦黑。比重1.84，沸点315℃。与水

混合时需格外小心，由于放热引起爆炸

性的溅泼，永远是将酸加到水中，而非

加水至酸中。不小心被溅到，用大量水

冲洗。目前在线上，主要用于SO清洗

及光阻去除。

87H3PO4

磷酸

PHOSPHORICACID磷酸

无色无谓起泡液体或透明晶形固体。依

温度、浓度而定。在20℃50﹪及75﹪

强度为易流动液体，85﹪为似糖浆，100

﹪酸为晶体。比重1.834，熔点42.35℃。

在213℃失去YHO，形成焦磷酸。22

溶于水、乙醚，能腐蚀铁及合金。对皮

肤、眼睛有刺激性，不小心溅到，可用

水冲洗。

目前磷酸用于SIN的去除，浓度是8543

﹪，沸点156℃，SIN与SIO的蚀刻243

比约为30：1。

88HCL

氯化氢（盐酸）HydrochloricAcid盐酸，为无色或淡黄

色，发烟，刺激性液体。氯化氢的水溶

液。盐酸是一种强烈酸性及高腐蚀性

酸。市面出售之”浓”或发烟酸含有氯

化氢38%，比重1.19。

氯化氢溶解在水中有各种不同的浓度。

可溶于水、酒精、苯、不可燃。用途广

泛。可用于食品加工、金属之酸洗与清

洁、工业酸化、一般之清洗、实验试药。

不小心被溅到，用大量水冲洗。目前线

上，主要用于RCA清洗。

89HEPA

高效率过滤器

HEPA（HighEfficiencyParticulateAir

Filter）为洁净室内用以滤去微粒之装

置，一般以玻璃纤维制成，可将0.1μ

m或0.3μm以上之微粒滤去99.97﹪，

压力损失约12.5㎜H2O。

层流台能保持Class100以下之洁净度，

即靠HEPA达成。目前除层流台使用

HEPA外，其它如烤箱、旋转机，为了

达到控制Particle的效果，也都装有

HEPA之设计。

90HILLOCK

凸起物金属溅镀后为使金属与硅基

（Si-Substrate）有良好的欧姆式接触需

先经融合过程，在融合过程中因铝与硅

的热膨胀系数不同（铝将会膨胀较快），

而造成部分的铝无法向外扩张只得向

上膨胀造成小山丘状的”凸起物”

--Hillock。

91HMDS

HMDS蒸镀

HMD原为化学药品

HexaMethylDiSilazane的缩写，在此则

是指芯片在上光阻前的一个预先处理

步骤。

HMDS蒸镀就是利用惰性气体（例如

氮气）带着HMDS的蒸汽通过芯片表

面，而在芯片表面形成一层薄膜。其目

的在于：

A.消除芯片表面的微量水分。

B.防止空气中的水汽再次吸附于晶面

C.增加光阻剂（尤其是正光阻）对于晶

面的附着能力，进而减少在尔后之显

影过程中产生掀起，或是在蚀刻时产

生了”Undercutting”的现象。

目前在规范中规定于HMDS蒸镀完4

小时内需上光阻以确保其功能。

92HNO3

硝酸

NITRICACID硝酸透明、无色或微黄

色、发烟、易吸湿之腐蚀性液体，能腐

蚀大部分金属。歧黄色是由于曝光所产

生之二氧化氮，为强氧化剂，可与水混

合，沸点78℃，比重1.504。IC产业中

硝酸用于清洗炉管，但对皮肤有腐蚀

性，为强氧化剂，与有机物接触有起火

危险。清洗炉管用。

93ELECTRONHOT

EFFECT

热电子效应

在VLST的时代，ShortChannelDevices

势在必行，而目前一般Circuit应用上

又未打算更改SupplyVoltage；如此一

来，V=V=5V情况下，将造成Impact

SDGIonization（撞击游离化）现象发生于

Drain邻近区域。伴随而生之

Electron-Holepairs（电子电洞对），绝大

部分经由Drain（Electrons）orSub.

（Holes）导流掉。但基于统计观点，

总会有少部分Electrons（i.e.

Hot-Electrons）所具Energy，足以克服

Si-SiO之Barrier，而射（能障）Height2．

入SiO且深陷（Trap）其中。另亦有可

2能在Hot-Electrons射入过程中打断

Si-H键结，而形成InterfaceTrap于

Si-SiO2接口。不论遵循上述二者之任

一，均将导致NMOSPerformance的退

化（Degradation）现象。

94I-LINESTEPPER

步进对准I-LINE

曝光机

当光罩与芯片对准后，利用365nm之

波长为光源，将预坐在光罩上图形以

M：1之比例，一步一步的重复曝光至

芯片上之机器。

95IMPURITY

杂质纯粹的硅市金刚石结构，在室温下不易

导电。这时如加一些B或As取代硅7511

的位置，就会产生“电洞”或“载子”，

加以偏压后就可轻易导电。加入的东西

即称为杂质。

96INTEGRATED

（CIRCUITIC）

集成电路集成电路是一九五八年由美国德州仪

器公司所发明的。他是将一个完整的电

子电路处理在一块小小的硅芯片上，然

后再以金属联机与外在引线相接，外加

陶瓷或塑料包装的装置，由于它能将原

本需要许多零件的电子电路集中缩小，

因此被称为集成电路。它具备优于传统

电子电路的三个特性：体积小、廉价、

可靠。

依照其集积化的程度可区分为小型

（SSI）、中型（MSI）、大型（LSI）、超

大型（VLSI）集成电路。

97IONIMPLANTER

离子植入机在IC制程中有时需要精确地控制杂质

的浓度及深度，此时即不宜由扩散之方

式为之，故以”离子植入机”解离特定

气体后调整离子束电流（Beam

Current），计算电流X时间得到所植入

杂质的浓度并利用加速电压控制植入

的深度。

98ION

IMPLANTATION

离子植入

1.由于加速器集真空技术的发展，离

子布植机成为本世纪高科技产品之一，

取代了早先的预置制程。

2.其好处有：

2-1可精确控制剂量。

2-2在真空下操作，可免除杂质污染。

2-3可精确控制植入的深度。

2-4是一种低温的制程。

2-5只要能游离，任何离子皆可植入

99ISOTROPIC

ETCHING

等向性蚀刻在蚀刻反应中，除了纵向反应发生外，

横向反应亦同时发生，此总蚀刻即称之

为等向性蚀刻。一般化学湿蚀刻多发生

此种现象。

干式蚀刻，其实刻后的横截面具有异向

性蚀刻特性（Anisotropic），即可得到较

陡的图形。

100

ITY（INTEGRATED

TESTYIELD）

为界定产品从waferfab至组装、测试

所有流程的良率，其定义为：

INTEGRATEDTESTYIELD

=WaferYield*MPY*ATY

Note：MPY:Multi-ProbeYield

ATY:AsmblyTestYield

101LATCHUP

栓锁效应当VLSI线路密度增加，Latch-Up之故

障模式于MOSVLSI中将愈来愈严重，

且仅发生于CMOS电路，所有COMS

电路西寄生晶体管所引起的

LATCH-UP问题称之为SCR

(SILICON-CONYROLLED

RECTIFIER）LATCH-UP，在S1基体

内CMOS中形成两个双截子晶体管

P-N-P-N形式的路径，有如一个垂直的

P+-N-P与一个水平N+-P-N晶体管组

合形成于CMOS反向器，如果电压降

过大或受到外界电压、电流或光的触发

时，将造成两个晶体管互相导过而短

路，严重的话将使IC烧毁，故设计

CMOS路防止LATCH-UP的发生是当

前IC界最重要的课题。

102LAYOUT

布局

此名词用在IC设计时，是指将设计者

根据客户需求所设计之线路，经由

CAD（计算机辅助设计），转换成实际

制作IC时，所需要之光罩布局，以便

去制作光罩。因此此一布局工作，关系

到光罩制作出后是和原设计者之要求

符何，因此必须根据一定之规则，好比

一场游戏一样，必须循一定之规则，才

能顺利完成，而布局完成后之图形便是

IC工厂制作时所看到的光罩图形。

103LOADLOCK

传送室用来隔绝反应室与外界大器直接接触，

以确保反应室内之洁净，降低反应是受

污染之程度。一般用于电浆蚀刻及金属

溅度等具有真空反应室之设备。

104LOTNUMBER

批号．批号乃是为线上所有材料之身份证，

KEYIN批号如同申报流动户口，经由

COMAX系统藉以管制追踪每批材料

之所在站别，并得以查出每批材料之详

细相关资料，固为生产过程中之重要步

骤。批号为7，其编排方法如下：

XXXXX

年码流水序号

9200001

94以下类推

※批号之产生乃于最投片时由SMS系

统自动产生。

105LOW

（LPCVDPRESSUR

E）

低压化学气相沉

积

LPCVD的全名是LowPressure

ChemicalVaporDeposition，即低压化

学气相沉积。这是一种沉积方法。在

IC制程中，主要在生成氮化硅、复晶

硅、二氧化硅及非晶硅等不同材料。

106LPSINTER

低压烧结低压烧结（LowPressureSinter,LP

Sinter），指在低于大气压力下（一般为

50Pa或更地），加热组件。目地在使金

属膜内之原子，籍由热运动重新排列，

以减少原有之晶格缺陷，形成较佳之金

属结晶颗粒以增加膜之品质。

由于在低压下热传导之途径主要为辐

射（Radiation）而非对流（Convection）

或传导（Conduction），因此控温之方

式须选以加热线圈为监控温度（Spike

Control）而非实际芯片或管内之温度

（ProfileControl），以避免过热

（Over-Shooting）之现象。

107LASER

（LPYPROBE

YIELD）

雷射修补前测试

良率

针测出能够被雷射修补后，产生出全功

能的芯片，比便送入雷射修补机，完成

雷射修补的动作。此测试时由全功能芯

片一开始就是全功能芯片，须要经过雷

射修补前测试，计算出缺陷多寡及位

置，以便进行雷射修补，将缺陷较少的

芯片修补成全功能芯片。（缺陷超过一

定限度时无法修补成全功能芯片）

108MASK

光罩

MASK原意为面具，而事实上光罩在整

个IC制作流程上，所扮演之角色艺有

几分神似。

光ˋ照主要之用途在于利用光阻制程，

将我们所需要之图形一直复印在芯片．

上，制作很多之IC晶方。

而光罩所用只对准机台，也分为1X，

5X，10X,MASK（即1:1,5:1,10:1）等，

而根据其制作之材质又可分为石英光

罩（QUARTY），绿玻璃光罩等。

109MICRO,MICROME

TER,MICRON

微，微米

1.定义：Micro为10-1Micro=10-66

1Micrometer=10-m=1Micro=1μm6

通常我们说1μ即为10-m

6

㎝=10-m?1=10-（原子大小）又因为

108故1μ=10，000?约唯一万个原子堆积

而成的厚度或长度。

110MISALIGN

对准不良

1.定义：

这层光阻图案和上层【即留在芯片上

者】图案叠对不好，超出规格。可依照

不同层次的规格决定要不要修改。

原因：人为、机台、芯片弯曲、光罩

111MOS

金氧半导体

1.定义：

构成IC的晶体管结构可分为两型－双

载子型（bipolar）和MOS型

（Metal-Oxide-Semiconductor）。双载子

型IC的运算速度较快但电力消耗较

大，制造工程也复杂，并不是VLSI的

主流，而MOS型是由电厂效应晶体管

（FET）集积化而成。先在硅上形成绝

缘氧化膜之后，再由它上面的外加电极

（金属或复晶硅）加入电场来控制其动

作，制程上比较简单，，。也较不耗电，

最早成为实用化的是P-MOS，但其动

作速度较慢，不久更高速的N-MOS也

被采用。一旦进入VLSI的领域之后，

NMOS的功率消耗还是太大了于是由

P-MOS及N_MOS组合而成速度更

高，电力消耗更少的互补式金氧半导体

（CMOS，ComplementaryMOS）遂成

为主流。

112MULTI

（MPYPROBE

YIELD）

多功能侦测良率针测出符合电路特性要求的芯片，以便

送刀封包工厂制成内存成品；此测试时

得到的良品率称之。

每片晶圆上并不是每一个芯片都能符

合电路特性的要求，因此须要多功能针

测以找出符合要求的芯片。

113

MEAN（MTBF．

为设备可靠度的评估标准之一，MTBF

BETWEENTIME

FAILURE）

其意指设备前后发生故障的平均时间。

MTBF时间愈短表示设备的可靠度愈

佳，另外MTTR为MeanTimetoRepair

为评估设备修复的能力。

114N2,NITROGEN

氮气定义：

空气中约4/5是氮气。氮气势一安定之

惰性气体，由于取得不难且安定，故

Fib内常用以当作Purge管路，除去脏

污、保护气氛、传送气体（CarrierGas）、

及稀释（Dilute）用途。另外，氮气在

零下196℃（77F）以下即以液态存在，

故常被用作真空冷却源。

现在Fab内CleanHou用之氮气为厂

务提供99.999﹪纯度者，生产线路所用

之氮气为瓶装更高纯度者。

因氮气之用量可局部反应生产成本，故

应节约使用以降低成本。

115TYPEN,P

SEMICONDUCTOR

型半导体N,P1.定义：一般金属由于阻值相当低

（10-2Ω－㎝以下），因此称之为良导

体，而氧化物阻值高至10Ω－㎝以上，

称5之非导体或绝缘体。若阻值在

10-2～10Ω－㎝之间，则名为半导5体。

IC工业使用的硅芯片，阻值就是在半

导体的范围，但由于Si（硅）是四价

键结（共价键）的结构，若参杂有如砷

（As）磷（P）等五价元素，且占据硅

原子的地位（SubstitutionalSites），则

多出一个电子，可用来导电，使导电性

增加，称之为N型半导体。若参杂硼

（B）等三价元素，且仍占据硅原子的

地位，则键结少了一个电子，因此其它

键结电子在足够的热激发下，可以过来

填补，如此连续的电子填补，称之为电

洞传导，亦使硅之导电性增加，称之为

P型半导体。

因此N型半导体中，其主要带电粒子

为带负电的电子，而在P型半导体中，

则为带正电的电洞。在平衡状况下（室

温）不管N型或P型半导体，其电子

均与电洞浓度的乘积值不变。故一方浓

度增加，另一方．

即相对减少。

116

NSG（NONDOPED

SILICATEGLASS）

无参入杂质硅酸

盐玻璃

NSG为半导体集成电路中之绝缘层材

料，通常以化学气相沉积的方式声称，

具有良好的均匀覆盖特性以及良好的

绝缘性质。

主要应用于闸极与金属或金属与金属

间高低不平的表面产生均匀的覆盖及

良好的绝缘，并且有助于后绩平坦化制

程薄膜的生成。

117NUMERICAL

APERTURE（N.A.）

数值孔径

1.定义：NA是投影式对准机，其光

学系统之解析力（Resolution）好坏的一

项指针。NA值越大，则其解析力也越

佳。依照定义，数值孔径

NA=?=n.D/2/f=n.D/2f

换算成照相机光圈值f-number（f/#）

可得f/#=f/d=1/2NA（D：镜面直径。f：

镜头焦距。n：镜头折射率。f/#即我们

在照相机镜头之光圈值上常见的

f/16,8,5.6,4,5.3,2.8等即是）亦即，

镜片越大，焦距越短者，解析力就越佳，

但镜片的制作也就越困难，因为易产生

色差（ChromaticAberration）及像畸

变（Distorsion），以CANONStepper

为例，其NA=0.42，换算成照相机光

圈,Stepper镜片之昂贵也就不足为奇

了。

118OXIDEETCH

（OEBBACK）

氧化层平坦化蚀

刻

将Poly-1上之多余氧化层（FillingOX）

除去，以达到平坦化之目的。

119OHMICCONTACT

欧姆接触1.定义：

欧姆接触试纸金属与半导体之接触，而

其接触面之电阻值远小于半导体本身

之电阻，使得组件操作时，大部分的电

压降在于活动区（Active

region）而不在接触面。

欲形成好的欧姆接触，有两个先决条

件：

A.金属与半导体间有低的接口能障

（BarrierHeight）

B.半导体有高浓度的杂质渗入（N>=10

㎝）-318D前者可使接口电流中热激发部

分（ThermionicEmission）增加；后者

则使接口空乏区变窄，电子有更多

的机会直接穿透（Tunneling），而同时

Rc阻值降低。

若半导体不是硅晶，而是其它能量间隙

（EnergyGap）较大的半导体（如

GaAs），则较难形成欧姆接触（无适当

的金属可用），必须于半导体表面参杂

高浓度杂质，形成Metal-n+-nor

Metal-P+-P等结构。

120OXIDEONO

（NITRIDE

OXIDE）

氧化层-氮化层-

氧化层

半导体组件，常以ONO三层结构做为

介电质（类似电容器），以储存电荷，

使得资料得以在此存取。

在此氧化层-氮化层–氧化层三层

结构，其中氧化层与基晶的结合较氮化

层好，而氮化层居中，则可阻挡缺陷（如

pinhole）的延展，故此三层结构可互补

所缺。

121

）LIFE（OPOPL

（OPERATION

LIFETEST）

使用期限（寿命）任何对象从开始使用到失效所花时间

为失败时间（TimeofFailure:TF），对

产品而言，针对其工作使用环境

（Operation），所找出的TF，即为其使

用期限（OperationLifeTime）。

其方法为：

AF=exp[?(Estress-Eop)]*exp[Ea/k

(1/Top–/Tstress)]..(1)-5K=8.63*

109FailureRateλ(t)=ure

*10/

TatalTestTime*AF*Device,inFIT

TotalTestTime*AF=OperationHours

122OXYGEN

氧气

OXYGEN氧气

无色,无气味,无味道双原子气体。在－

183℃液化成浅蓝色的液体，在218℃固

化。在海平面上，空气中约占20﹪体

积的氧，溶于水和乙醚，不可燃，可以

助燃。

在电浆光阻去除中，氧气主要用来去除

光阻用。

在电浆干蚀刻中，氧混入CF4气体中，

可增加CF4气体的蚀刻速度。目前氧

气主要用途在于电浆光阻去除；利用氧

气在电浆中产生氧的自由基

（RADICAL）与光阻中的有机物反应，

产生二氧化碳和水气体蒸发，达到去除

光阻的效果。

123P31

磷．16个质子及15由自然界元素之一。·

个中子所组成。

·离子植入的磷离子，是由气体PH33L+

离子，经灯丝加热分解得到的P借着

Extraction抽出气源室经加速管加速

后，布植在芯片上。

·是一种N-type离子，用做磷植入，

S/D植入等。

124PARTICLE

CONTAMINATION

尘粒污染尘粒污染：由于芯片制造过程甚为漫

长，经过的机器、人为处理操作过程甚

为繁杂，但因机器、人为均获多或少会

产生一些尘粒，这些尘粒一但沾附到芯

片上，集会造成污染影响，而伤害到产

品品质与良率，此即『尘粒污染』，我

们在操作过程中应时时防着各项尘粒

污染来源。

125PARTICLE

COUNTER

尘粒计数器

1.定义：快捷方式市之等即是以每立

方呎内之为例数为分类标准，而计算微

粒数的仪器即称尘粒计数器。

126PASSIVATION

OXIDE（）P/O

护层

1.定义：为IC最后的制程，用以隔

绝Device和大气

2.目的：

因与大气接触，故着重在Corrosion（铝

腐蚀）、Crack（龟裂）、PinHole（针孔）

之防治。除了防止组件为大气中污染之

隔绝外，护层也可当作Metal层之保护，

避免Metal被刮伤。

3.方法：

护层可分两种材料：

A.大部分产品以PSG当护层（P

Content2-4﹪）。

B.少部份以PECVD沉积之氮化硅为

之。

127PARTICLEP/D

（DEFECT）

尘粒缺陷ParticleDefect颗粒缺陷为当今影响

4MDRAM制程良率的最大主因，一般

而言，particlesize如大于designrule

的二分之一，足以造成组件的损坏。故

在cleanroom的洁净度要求，操作人员

的洁净纪律、设备本身的结构以及制程

的条件和设备维修的能力，无一不为了

降低particle和提升良率而做最大的努

力。．

128PECVD

电浆CVD1.定义：

CVD化学反应所须知能量可以是热

能、光能或电浆。以电浆催化之CVD

称作PECVD。PECVD的好处是反应速

度快、较低的基版温度及Step

Coverage；缺点是产生较大的应力，现

Fib内仅利用PECVD做氮化硅护层。

PECVD英文全名为PlasmaEnhancement

CVD。

129PELLICLE

光罩护膜一般在光罩过程中，易有微尘掉落光罩

上，而使chip有重复性缺陷，故在光

罩上下面包围一层膜，称之为Pellicle。

好处如下：

1.微层仅只掉落在膜上，光绕射结果

对于此微尘影响图按程度将降至最低。

2.无须经清洗过程而只须用空气枪吹

去膜上异物即可将异物（微层）去除。

130PELLICLE

光罩保护膜顾名思义，光罩保护膜之最大功能，即

在保护光罩，使之不受外来赃污物之污

染，而保持光罩之洁净；一般使用之材

料为硝化织微素，而厚度较常用的有

0.28U，0.86U两种。

一般而言，可将PELLICLE分为两部

分：（I）FRAME：骨架部分，支持其

薄膜之支架，其高度称为STAND-OFF，

一般而言，愈高其能忍受PARTICLE

之能力愈高，但须配合机台之设计使

用，（II）FILM：透明之薄膜，其厚度

之均匀度，透光率是使用时重要之参

数。

PELLICLE之寿命，除了人为损伤外，

一般均可曝光数十万次，透光率衰减后

才停用并更换。

光罩

PELLICLE膜

PARTICLELENS

SYSTEM

WAFER

PELLICLE面之成像

131PH3

氢化磷

1.定义：

经灯丝加热供一种半导体工业之气体，

给能量后，可分解成P，PH、PH（及

244H）。通常P最大。可由质谱谱场分4431

析出来，做N-type离子布植用

132PHOTORESIST

光阻光阻为有机材料，系利用光线照射始有

机物质进行光化学反应而产生分子结

构变化，在使用溶剂使之显像。

目前一般商用光阻主要含有二部分（1）

高分子树酯（2）光活性物质，一工作

原理不同可分为正，负两类：

（1）正型：光活性物质为

DIAZOQUINOUE类，照光前难溶

于碱液中，有抑制溶解树酯功能，

照光后产生羧酸，反有利于碱液

溶解，因此可区分曝光区与非曝

光区。

（2）负型：光活性物质为DIAZIDE类，

照后生成及不安定之双电子自由

基，能与高分子树酯键结，而增加

分子量，选择适当溶剂便可区分曝

光区与非曝光区。

目前SMIC使用之正、负光阻，皆为适

用于G-LINE（436NM）制程之光阻。

133PILOTWAFER

试作芯片PilotWafer为试作芯片，并非生产芯片

(PrimeWafer)。

在操作机器前，为了确定机器是否正常

所作的试片，或机器作完维修、保养后

所作的测试用芯片均称为PilotWafer。

由于PilotWafer所做出来的结果将决

定该批的制程条件。故处理PilotWafer

时，所抱持的态度必须和处理Prime

Wafere一样慎重。

134PINHOLE

针孔在光阻制程所谓的针孔，就是在光阻覆

盖时，光阻薄膜无法完全盖住芯片表

面，而刘有细小如针孔般的缺陷，再蚀

刻制程时，很可能就被蚀刻制程穿透而

致芯片的报废。

在以往使用负光阻制程时，由于负光阻

粘稠性较大，覆盖较薄，因此容易出现

针孔，固有些层次（如CONTACT）必

须覆盖两次，才能避免针孔的发生。

目前制程大多使用正光阻，覆盖较厚，

已无针孔的问题存在，QC亦不作针孔

测试。

135PIRANHACLEAN

过氧硫酸清洗．）acidperoxymonosulfuric过氧硫酸（

又称为CARO'sacid，主要由硫酸加双

氧水反应声称，反应式如下：

HSO+HO﹤＝﹥HSO+HO

2224522HSO为一强氧化剂，可将有机物

氧化52分解为CO+HO，因此在IC制

程中22常用来去除残留之光阻，另外对

金属污染及微尘污染也有相当好的清

洗效果。

Piranha原意为食人鱼，在这里则是用

来形容过氧硫酸与光阻之间的剧烈反

应。

136PIX

聚醯胺膜PIX作用为缓冲护层，可保护CELL于

封装时缓冲封装所造成之应力，且可隔

绝α–Particle，PIX本身为一负光

阻。

137PLASMAETCHING

电将蚀刻

1.定义：在干蚀刻技术中，一班多采

用电浆蚀刻与活性离子蚀刻，通常电浆

蚀刻使用较高之压力（大于200mT）及

较小之RF功率，当芯片浸在电浆之中，

暴露在电将之表面层原子或分子与电

浆中之活性原子接触并发生反应形成

气态生成物而离开晶面造成蚀刻，此类

蚀刻即称之为电浆蚀刻。所谓电浆极为

气体分子在一电场中被游离成离子

（正、负电荷）、电子及中性基（Radical）

等，在纯化学反应中，吾人取中性基为

蚀刻因子，在R.I.E时，取活性离子作

为中性因子。

138PMPREVENTIVE

（）

MAINTENANCE

定期保养设备正常运转期间停机，实施定期（每

天、每周、每月或每季等）的设备保养。

例如：检修，上油，润滑，更换消耗材

等。有良好的PM才能发挥高的设备运

转效率，发挥设备最高的使用率。

139POCL3

三氯氧化磷

1.定义：

一种用作N4扩散之化合物。

通常以N2为“载气”（CarrierGas），带

着POCl3和O2（氧气）一起进入高温

炉管，然后产生下列反应：

4POCl+3O2PO+6Cl232255PO+5Si

4P+5SiO252在反应过程中，磷沉淀于硅

表面，同时硅表面亦行成一氧化层。

140POLYSILICON

复晶硅

SILICON是IC制造的主要原料之一。

通常其结构都是单晶（单一方向的晶，

只是其SILICON。而本名词也是体）．

结构是复晶结构。及其结晶的结构是多

方向的，而非单一方向。

POLYSILICON通常用低压化学气相沉

积的方法沉积而得。其主要用途在作

MOS的闸极极单元的接连。

141POX

聚醯胺膜含光罩

功能

POX为PIX/POReticleCombine之略

写，即PIX除具缓冲

护层之作用外，同时可做POPattern用

之光阻。PIX本身为一负光阻。

142PREHEAT

预热

1.定义：

在3190作金属溅镀时，第一个Station

适用来预热芯片。

2.目的：

2-1使芯片在大气中吸附的气体，藉加

热加速其在真空中之排除，溅镀时可以

有较干净之接口。

2-2芯片温度高，溅镀之金属原子可以

有较高之移动率，而使表面扩散较完

全，有较好的表面覆盖性。

※但预热的温度有其限制，高的建度温

度使得金属与硅之接触电阻升高，也使

得金属突起（Hillock）变的严重，而让

表面反射率变差，在金属闸产品，也发

现温度不同会造成其临界电压的改变。

143PRESSURE

压力

1..定义：

气体分子撞击反应室之器璧所产生之

力量。气体分子越少、压力越低。反之

气体分子越多、压力越高。

·如压力<大气压力时，表示真空，其

压力

单位即为真空度。

1大气压=1atm=760mmHg水银柱压力

1Torr（扥）=1/760atm=1mmHg

·如压力>大气压力时，即用单位面积

所受的重量表示，如㎏/㎝或psi（1b2

（磅）/in（吋））。2一般电浆蚀刻机之

压力为50millitorr～0.5Torr。

一般使用之气瓶之压力约为500psi～

2000PSI。

144IONREACTIVE

ETCHING（R.I.E.）

活性离子蚀刻

1.定义：在电浆蚀刻时，电浆里包含

了活性原（正离子）及电子，当压子、

活性离子．

力较低（小于100mT）且气体两端所加

之电压购高时，活性离子即被迅速加速

冲向电极上之芯片，而撞击晶面上暴露

在电浆中的表层，将表层之原子击出，

再与活性原子反应因而造成蚀刻，此类

之蚀刻即称之为活性离子蚀刻。目前我

们已有的R.I.E蚀刻机台为8110、8130、

8330等。

145RECIPE

程序

PECIPE在字典的解释是医生的处方、

厨师的食谱。在IC制程中则意指制程

的程序。IC制造中各个步骤都有不同

的要求：如温度要多少？某气体流量多

少？反应室的压力多少？等等甚多的

参数都是PECIPE内容的一部份。

146REFLOW

回流

回流是IC制造中医种特殊技术。做法

是将磷或硼或两者合一，参入二氧化硅

中（常用CVD方式）。之后将芯片推入

高温炉管一段时间，该二氧化硅层

（PSGBPSG或BSG）即会『流动』，

使芯片表面变得较平坦。此即回流平坦

化技术。回流取该氧化层『重新流动』

之意。

147REGISTRATION

ERROR

注记差

1.定义：IC芯片的两个层次之间，必

须要正确地叠在一起，此二层次图案完

全正确对准之差距，即称为Registration

Error。

148RELIABILITY

可靠性可靠性实在有很多方法来描述，但我们

指针对两个观点来讨论。一般来说，可

靠性就是客户对我们SMIC的产品，再

他们使用一段很长的时间之后，仍能符

合他们的信赖与期待。更精确的描述就

是我们SMIC的产品在我们所要求的特

殊环境的测试，经过一段很长的时间之

后，仍能确保IC功能、函数的正常操

作及称为可靠性合格产品。

测试的项目很多，半总离不开电压、温

度、湿度、机械应力及压力等。

149REPEATDEFECT

重复性缺点

1.定义：

重复性缺点系指同一芯片内每一个曝

光区的相同位置均出现相同之缺点。

重复性缺点仅发生于Stepper曝光之产

品。

重复性缺点所产生的现象可分为两

种：

A.光罩图案缺失：造成芯片图案缺失。

B.光罩表面或Pellicle表面污染：造成

重复性显影不良。

重复性缺点对产品良率有很大的杀伤

力，例如一个曝光区内有八个晶方，若

有一个晶方图案有缺失，就会造成产品

良率1/8之损失。因此重复性缺点是

VLSI的头号杀手

150RESISTIVITY

阻值

1.定义：

物理学上定义阻值（Ω，即欧姆）为

R=△V/I在物体两截面上通以定电流

V，量得电压降△V，则△V/I即为这

物体的阻值。

但在半导体工业上，这样地易阻值并无

太大实用价值。我们只关心芯片表面薄

薄一层“动作区”的阻值。于是另外定

义一“薄层阻值”，以四点针测的方法

量取△V及I。

Rs=△V/I（Ω/□）定义为芯片的阻值。

151RESOLUTION

解析力

1.定义：

解析力在IC制程的对准及印刷（Align

&Print）过程中站着相当重要的地位，

尤其演进到VLSI后，解析力的要求就

更高了。它是对光学系统（如对准机、

显微镜、望远镜等）好坏的评估标准之

一，现今多以法国人雷莱（Rayleigh）

所制定的标准遵循之。

物面上两光点经光学系统头于成像面

上不会模糊到只被看成一点时，物面上

两点间之最短距离。若此距离越小，则

解析力越大。（通常镜面大者，即NA

大者，其解析力也越大）解析力不佳时，

例如对准机对焦不清时，就会造成CD

控制不良，Metal桥接，Contact瞎窗或

开窗过大等。

152RETICLE

光罩为使IC各个线路在芯片上成形

（PATTERN），则必须有规范露光及遮

光区域（规范曝光成形）的赵子，此称

为光罩。

153REWORK/SCRAP/

WAIVE

修改/报废/签过修改：分ADI修改，AEI修改ADI修

改：将光阻去除，重新上新光阻，已定

义新的或精确的图形。

将已沉积或氧化的厚厚或薄修改：AEI．

层去除，重新沉积或氧化。

报废：芯片受污染或流程不合规范上之

规定，造成芯片有无良率之可能，则停

止流程不继续生产谓之。

签过：当芯片流程至某步骤时，发现图

形或规格不合于规范内之规定，但其影

响不致使芯片达报废之程度，可由工程

师签署，继续流程。

154RUNIN/OUT

挤进/挤出1.定义：

对准不良的一种；

挤进（Runin）：不管是在水平或垂直方

向，芯片中央附近对准良好，而两边图

案向中央挤进。

挤出（Runout）：不管是在水平或垂直

方向，芯片中央附近对准良好，而两

边图案向中央挤出。

155SCRUBBER

刷洗机1.在沉积或蚀刻制程之后常会有些微

尘落在芯片表面，此种P/D可刷洗去

除，避免对良率的伤害。

2.依照膜的性质，及机台的特性不同，

通常我们有下列5种不同刷洗方式：

-去离子水冲洗

-毛刷刷洗

-高压水刷洗

-毛刷加高压水刷洗

-芯片双面刷洗

156SADSOFTWARE

（DEFECT）

ANALYSIS

缺陷分析软件将每片晶圆及芯片上的缺陷送入计算

机中，利用缺陷分析软件，将缺陷分类，

一便利统计及分析的工作。目前89%

微缩型产品分类如下：SBITPSG

PBTLCLTTOTHT

PROWHROWSROWFROW

2ROW

NROWOCL1OCL2QCL1

QCL2

HCL1HCL2OTCOWCL1

WCL2

YSELNCOLLCIOBLK1

BLK2

BLK3OTHRAPEORWCL

目前HYDRA产品分类如下：

SBITPBCTPBTLCLTT

OTHT

PRW1PRW2PRW3FROW

2RW1

2RW2NRW1NRW2OCL1

OCL2

QCL1QCL2HCL1HCL2

WCL1

WCL2YSELNCOLAPED

RWCL

BLK1BLY2BLK3OTHR

（以上均为分类时使用之表示名称）

157SEMSCANNING

（ELECTRON

MICROSCOPE）

电子显微镜

EM最常用之运作方式为发射电子束方

式（EMISSIVEMODE），电子油灯丝放

出，而由5~30KV之电压加速，再经过

电磁透镜使电子束聚集照射至试片表

面。一般使通过扫描线圈之电流同时通

过相对应之阴极射线管偏折电子束，而

在萤光幕上产生相似而较大之扫描动

作，达到放大之作用。扫描式电子显微

镜的解像能介于光学显微镜与穿透式

电子显微镜之间，可用于检验固体试

片，由于视野纵深长，可显示清晰三度

空间像。

158SELECTIVITY

选择性1.定义：

两种材料，分别以相同的酸液或电浆作

蚀刻，其两种蚀刻率之比值谓之。

例如复晶电浆蚀刻：

对复晶之蚀刻率为2000?/min

对氧化层之蚀刻率为200?/min

则复晶对氧化层之选择性：S

S=2000?/min/200?/min=10

选择性越高表示蚀刻特性越好。一般干

事实刻选择性较化学湿蚀刻为差，吾人

取较高的选择性之目的即在于电浆蚀

刻专心蚀刻该蚀刻之氧化层，而不会商

道上层光阻或下层氧化层，以确保蚀刻

之完整性。

159SILICIDE

硅化物一般称为硅化物（Silicide），指耐火金

属（RefratoryMetal）之硅化物，如钛

（Ti）、钨（W）、钼（Mo）等与元素

硅（Si）结合而成之化合物（TiSi、2Wsi、

MoSi）。22硅化物应用在组件之目的，

主要为降低金属与硅接口]、闸极或晶

体管串联之阻抗，以增加组件之性能。

以钛之硅化物为例。

160SILICIDE

金属硅化物

1.定义：

Silicide通常指金属硅化物，为金属与

硅之化合物。

2.目的：

在微电子工业硅晶集成电路中主要用

为

2-1导体接触（OhmicContact）

2-2单向能阻接触（SchottkyBarrier

Contact）

2-3低阻闸极（GateElectrode）

2-4组件间通路（Interconnect）

在VLSI（超大规模集成电路）时代中，

接面深度及接口接触面积分别降至次

微米及1～2平方毫米，以往广泛应用

为金属接触的Al，由于严重的川入半

导体问题，在VLSI中不再适用。再加

上其它技术及应用上的需求，金属硅化

物在集成电路工业上日亦受到重视。

由于集成电路中之金属硅化物限于近

贵重（Pt，Pd、Co、Ni、…）及高温金

属（Ti、W、Mo、Ta）硅化物。

161SILICON

硅

硅－SI（全文SILICON）为自然界元素

之一种，意即我们所使用的硅芯片组成

元素，再元素周期表中排行14，原子

量28.09，以结晶状态存在（重复性单

位细胞组成），每一单位细胞为由一个

硅原子在中心与其它4个等为硅原子

所组成之四面体（称为钻石结构）如图

标中心原子以其4个外围共价电子与

邻近之原子其原型或其价件之结合。硅

元素之电子传导特性介于金属导体与

绝缘体材料之间（故称为半导体材料），

人类可经由温度之变化、能量之激发及

杂质参入后改变其传导特性，再配合了

适当的制程步骤，便产生许多重要的电

子组件，运用在人类的日常生活中。

162SILICONNITRIDE

氯化硅

氮化硅是SixNY的学名。这种材料跟

二氧化硅有甚多相似处。氮化硅通常用

低压化学气相沉积法或电浆化学气相

沉积法所生成。

前者所得之薄膜品质较佳，通常作IC

隔离氧化技术中的阻隔层，而后者品质

较差，但因其沉积时温度甚低可以作

IC完成主结构后的保护层。

163SMS

SEMICODUCTO（R

MANUFACTURING

）SYSTEMS

半导体制造系统此SMS–半导体制造系统为德州仪

器公司（TI）为辅助半导体的生产制造

而发展出的——计算机软件系统，其主

要功能包含有：1）制程变更控制2）

制程数据搜集与统计图表3）制程与操

作规格制定

4）机台维护追踪

5）生产计划制定

6）线上统计报表

7）在制品操作与追踪

8）自动化系统接口

164WARE,SOFT

HARDWARE

软件,硬件1.定义：大略而言，所谓硬件可泛指

像PC-BOARD，机台外壳等一些零组

件；而软件一般指运用程序，指令一套

完整之控制系统，可经由程序、指令之

修改而修改，以人为例子，软件就好比

脑中之记忆、思想，可控制整个身体各

部分之动作，而硬件就好比人的手、足、

眼、耳等器官；由以上之比喻，可知道

软件、硬件是相辅相成，缺一不可。

近来尚有一种介于Software、Hardware

之间，称为Firm-Ware，他的功用，，

就相当于把软件写入硬件(比如

PROM)，以加快速度，因此软、硬件

间的区分也变得较不明显了。

165

ONS.O.G.（SPIN

GLASS）

旋制氧化硅旋制氧化硅（SpinonGlass）是利用旋

制芯片，将含有硅化物之溶液均匀地平

涂与芯片上，在利用加热方式与溶剂驱

离，并将固体硅化物硬化程稳定之非晶

相氧化硅。其简单流程如下：旋转平涂

→加热烧烤→高温硬化（~450℃）

旋制氧化硅是应用在组件制造中，金属

层间之平坦化（Planization）。以增加层

与层之间的结合特性，避免空洞之形成

及膜之剥裂。

E

(SMALLJ-LEAD

PACKAGE）

缩小型J形脚包

装IC

因外脚弯成“J”字形，且外伸长度较

一般I.C.为小儿得名。是记忆I.C.的普

遍化包装形态，为配合表面粘着技术的

高集积度要求而诞生。

167SOLVENT

溶剂

1.两种物质相互溶解成一种均匀的物

较多的较少的物质被称为溶质，质时，

物质被称为溶剂。例如：堂溶解于水中，

变成糖水，则糖为溶质，水为溶剂，缓

和的结果称为溶液。

2.溶剂分有机溶剂与无机溶剂两种：

2-1有机溶剂：分子内含有碳原子的

称为有机溶剂，例如丙酮

（CHCOCH）、IPA（CHCHOHCH）。

33332-2无机溶剂：分子内不含有碳原子

的称为无机溶剂，例如硫酸（H2O），4S

氢氟酸（HF）

3.在FIB内所通称的溶剂，一般是只

有机溶液而言。

168SPECIFICATION

（SPEC）

规范规范是公司标准化最重要的项目之一，

它规定了与生产有关事项的一切细节，

包括机台操作、洁净室、设备、保养、

材料、工具及配件、品管、可靠性、测

试…等等。

IC制造流程复杂。唯有把所有事项钜

细靡遗的规范清楚并确实遵照规范执

行，检讨规范是否合理可行，相关规范

是否有冲突，已达自主管理及全员参与

标准化之目的。

169SPICE

PARAMETER

SPIC参数

1.定义：SPICE是一个分析非线性

DC、非线性瞬间AC和线性AC行为

的电路仿真程序。其由各种不同的半导

体组件模式计算之，有DIODES、

BJT'S、JFET'S、MOSFET'S等，利用

此种模式计算仿真实际半导体电路的

工作情形。而使用于这些模型上的计算

参数统称「SPICE参数」。

目前由于公司使用之模式为HSPICE

Level2，故一般常说之SPICE参数，

即指DesignRules所提供之HSPICE

Level2中MOSFET所用到的参数。

DING

（RESISTENCE）

ANALYSIS

展布电阻分析在下列一些情况，可利用S.R.A.方法来

得到其Resisitivity：

++layernonnlayer,ponp(1)(2)nonp

layer,ponnlayer(3)depthprofiling

(4)lateralprofiling

(5)verysmallareas

在测量Resistivity的方式有很多，但若

到用使要定一则，正校低降要．

Point-ContactProbe的展布电阻。

171SPUTTERING

溅镀溅镀乃是带能量的离子撞击物体，致使

表面的原子飞散出来，附着于基板上形

成薄膜之现象。当所加电流为直流时，

称为直流溅镀（ERING）：所

加电流为射频时，称为射频贱镀

(RADIOFREQUENCYSPUTTERING）。

基于经济及效率观点，氩气为最常使用

之气体。当氩气被快速电子碰撞时产生

氩离子，此时电子数目增加并且同时受

电场再加速，以便再次进行游离反应，

如此不去如同雪崩（AVALANCHE）一

样产生辉光放电（GLOWDIS

CHARGE），氩气离子受阴极（靶材）

吸引，加速碰撞靶材，将表面原子打出

而吸附在基本上。

由于溅镀有薄膜厚度容易控制、组织均

匀、表面相当平滑等优点，因此被电子

工业广泛地使用。

172

SSER（SYSTEM

SOFTERROR

RATETEST）

系统暂时性失效

比率测试

SoftError为所有发挥性组件之共有特

性。对DRAM而言，每记忆细胞

（MemoryCell）所存电荷

（charge-to-n）存在一刻开关的接

面（junction），以空乏（depleted）的

状态存在。当该细胞有高能粒子源（e.g.

α-particleFrommoldingcompound），

使所存电荷消失或减少到无法侦测时，

该细胞便暂时消失。

173STEPCOVERAGE

阶梯覆盖

STEPCOVERAGE』系冷指芯片上各层

次间各项薄膜、沉积材料等，当覆盖、

跨越过底下层次时，由于底下层次高低

起伏不一及有线条粗细变化，会造成此

薄膜、沉积材料在产品部分区域（如高

低起伏交界处）覆盖度会变差，此变差

的程度，即为『STEPCOVERAGE』一

般系以厚度变化比表示：

STEPCOVERAGE=厚度最薄处/厚度

最厚处

此比例越接近1越佳，反之越差，正常

言均应达50﹪以上。

174STEPPER

步进式对准机1.定义：

Stepper（步进式对准机）系Step

projectionaligner之简称。

只原理类似，Projectaligner与Stepper

是将每片芯片分为20~60次曝光完成。

Stepper使用自动对准，不但迅速、精

确，且可使用计算机计算、补偿。对准

方式可分为Global、DiebyDie、

AdvancedGlobalAlignment，此三种方

式均可补偿因芯片形变造成之对准不

良（如Runin/Runout）。

Stepper亦可按缩影比例，分为1X、5X、

10X三种。以最常见之5X为例，光罩

上一条5u之直线，曝在芯片上，仅1

μ而已。

175SURFACESTATES

表面状态1.定义：

表面状态是介在Si-SiO2接口的政电

荷，也叫做InterfaceStates。

形成表面状态的原因，是作氧化步骤时

Si会从表面移去而与O2反应。当氧化

停止时，有些离子Si会留在靠近接口

处。这些为完全键结的Si离子会沿着

表面形成一条正电荷QSS。电荷大小

决定于下列因素：氧化速度、后续热处

理步骤及CrystalOrientation。

在｛111｝表面，良好的氧化步骤下，

其表面状态密度约为5×10charges/㎝

10（＝5×10q）。而对于｛100｝

102的表面状态密度约为｛111｝表面的

1/3。

176SPECIALSWR

（WORK

REQUEST）

SWR为特殊工作要求单。生产线为了

区划正常流程芯片和工程实验芯片，将

工程师依规定申请实验的芯片批称为

SWRLot，通常SWRLot是用来解决

制程问题，或评估新机器、制程而试作

的芯片。

177TARGET

靶

一般用在金属溅镀（SPUTTERING）也

就是以某种材料致造成各种形状，因此

『靶』当作金属薄膜溅镀之来源。

178

TDDB（TIME

DEPENDENT

DIELECTRIC

BREAKDOWN）

介电质层崩贵的

时间依存性

利用介电质崩溃时间（Timeto

Breakdown）TBD与外加电场（电压）

的线性模型，作加速测试（Accelerated

Test），对产品（介电质）寿命（Life

Time）作一估算。–βEox……….(1)

TBDαe–β(Eext–Eop)……(2)AF=

e

LifeTime=T-50*AF…(3)

179TECN

(TEMPORARY

临时性制程变更

通知

随时工程变更通知（ECN）为工程师为

了广泛收集资料，或暂时解决制程问

ENGINEERING

CHANGENOTICE）

题，而做的制程变更，此一临时性的变

更将注明有效期限，以利生产作业。

180TEOS

（TETRAETHYLO

RTHOSILICATE）

四乙基氧化硅1.化学式：Si(OCH)，与常温下伟452

业体态。

2.用途：与经化学反应后，可生成一

层二氧化硅，在IC里通常被当作绝缘

层使用。

3.反应方式：-高温低压分解反应

-高温加入触某媒分解反应

-电浆促进分解反应

181THRESHOLD

VILTAGE

临界电压定义：当我们在MOS晶体管之源极

（Source）和汲极（Drain）加一个固定

偏压后，再开始调整闸极（Gate）对基

质（Substrate）的电压，当闸极电压超

过某一个值之后，源极和汲极就会产生

电流而导通，则我们就称此时的闸极电

压称为临界电压（ThresholdVoltage）。

NMOS晶体管的临界电压相对于基质

为正。

PMOS晶体管的临界电压相对于基质

为负。

一般在制程上我们会影响临界电压的

因素主要有二：

A闸极氧化层厚度：GateOxide越厚，

则V（绝对值）越高。TB基质渗杂的

浓度：V值入Do越高，T则V越高。

T

182THROUGHPUT

产量1.定义：

ThroughPut为单位工时之产出量，例如

某机器每小时生产100片，则称其

ThroughPut为100片/每小时。如果每

天运作21小时，则每天的ThroughPut

为2100片/天。

IC工业系许多昂贵且精密的设备投

资，故必须充分利用，维持生产的顺畅，

发挥其最大的效能。故高的ThroughPut

为我们评估机器设备的一项很重要的

因素之一。

除了设备上发挥其最大产能外，必须要

配合人为的力量：如流程安排、故障排

除、…等，亦即必须“人机一体”才能

达到最高的生产发挥生产的整体效益，

力。

183

TMP（TIMEMORY

PROTOTYPE，

TMS-XTI

MEMORY

STANDARD

PRODUCT）

样品TI记忆产

TI），品（原型内

存标准产品

在TI的产品出货控制（Productor

OutgoingControl）中，以Qualification

（资格审定）为期里程碑：(1)Qual

以前：均为TMP产品。(2)Qual以后：

分为TMS-A，TMS-B，TMS-C及

Special，其可靠度保证。

184TOX

氧化层厚度

TOX系THICKNESSOFOXIDE之缩

写，即一般所谓氧化层厚度。

通常于氮化硅蚀刻、复晶及接触窗蚀刻

完，均需作TOX之测量。藉以确认该

层次蚀刻完是否有过蚀刻或蚀刻不足

之现象。

185TROUBLE

SHOOTING

故障排除1.定义：在生产过程，因为4M，即

设备、材料、人为、方法等，造成之一

切问题而阻碍生产，例如：机器当机、

制程异常…等。工程人员解决以上发生

的问题，使这些“障碍”消弭于无形谓

之Trouble

Shooting，故障排除。

186UNDERCUT

底切度1.定义：

所谓“底切度”（Undercut），乃是蚀刻

时的专用术语，简单的说，Undercut便

是原来所定义出来的图形间偏离度的

大小。

对于等向性蚀刻（IsotropicEtching）

Undercut较大，而对于完全非等向性蚀

刻（FullAnisotropicEtching），其

Undercut等于零，亦即能忠实地将原图

形复制出来。

187UNIFORMITY

均匀度定义：1.

均匀度Uniformity是一种测量值的平均

分布。藉以表示芯片内各测量点的数值

或是芯片与芯片间其测量值的变化。在

IC制程中，常用以表示薄膜厚度，线

宽（C.D）在整片芯片内或芯片间的分

布。其表示方法如下：

如测量芯片内上中下左右与5点数据，

5点平均值。Ｘ＝X1＋

X2+X3+X4+X5/5

均匀度Uniformity＝X－Xxmam

/2X×100﹪1m厚度共五点分布如下：

T0x例如测量

510、525、540、515、520?

则均匀度＝540-510/2×522（平均值）

×100﹪＝2.8﹪

均匀度越小，表示各点变化越小。亦即

表示芯片制程品质较佳，也是制程能力

越好的表现

188VACUUM

真空

1.定义：真空系针对大气而言一特定

空间内的部分气体被排出，其大气小于

一大气压。

表示真空的单位相当多，在大气的情况

下，通称为一大气压，也可表示为

760torr或760mmHg或14.7psi。

真空技术中将真空一压力大小分为四

个区域：

A粗略真空（RoughVacuum）

B中度真空（MediumVacuum）

C高真空（HighVacuum）

D超高真空（Ultra-HighVacuum）

方法：2.在不同真空，气体流动的形

式与传导性等均有所差异，，简略而言：

在粗略真空气体的流动称之为粘滞流

（ViscousFlow）。其气体分子间碰撞频

繁，且运动具有方向性；在高真空或超

高真空范围，气体流动称为分子流

（MolecularFlow），其气体分子间碰撞

较少，且少于气体与管壁碰撞的次数，

气体分子运动为随意方向，不受抽气方

向影响。在热导性方面：中度真空之压

力范围其与压力成正比关系，粗略真空

与高真空区域则无此关系。

189VACUUMPUMP

真空帮浦凡能将特定空间内的气体去除以减低

气体分子数目，造成某种程度只真空状

态的机件，通称为真空帮浦。

目前生产机台所使用的真空帮浦可分

为抽吸式：旋片帮浦（ROTARY

PUMP）、鲁是帮浦（ROOTSPUMP），

活塞帮浦（PISTONPUMP）、扩散帮浦

（DIFFUSIONPUMP）。储气式：冷冻

帮浦（CRYOPUMP）、离子帮浦（ION

PUMP）。

190VERNIER

游标尺定义：1.

用来读取曝光制程中，本层次与前面层

次之对准情形是否良好。

目前公司所用之游标尺，在读取之分辨

率上可分为每格0.2μ及每格0.1μ者。

目前只用在步进式对准机中以得到更

佳之分辨率。

游标尺之设计因人而异，因此在读取时

是否方便、容易，端赖设计上之是否周

详。

191VIACONTACT

连接窗

『VIACONTACT』连接窗，系指相同

两层材质之间，如POLY（一）与POLY

（二）之间，METAL（一）与METAL

（二）之间欲直接相联系时，必须在制

程上挖出下层（如POLY（一），METAL

（一）），窗来，让上层（如POLY（二），

METAL（二）能与下层相通）此窗即

为连接窗，一般此做法系为节省晶方面

积而设计，但因多了一层的关系，制程

上会较复杂，我们DOUBLEMETAL或

DOUBLEPOLY制程即为一例。

192VISCOSITY

黏度『粘度』一词专用于液体，意指当液体

接受切应力时（指作用力方向与液体表

面不垂直），液体就会产生变形，所以

便定义『粘度』来表示液体产生变形程

度的大小。

粘度是可以调整的，因为液体受切应力

而变形是巨观行为的表现，所以在液体

完全兼容前提下，可以加入不同粘度的

溶剂来调整粘度。

193VLFVERTICAL

（）LAMINAR

FLOW

垂直流层在流体的流动状态中，可分为层流

（LaminarFlow）及齐流（Turbulent

Flow）两种。一名叫OsborneReynold

的人利用一简易的实验将其界定，而雷

诺数即为层流及齐流的界定值。一般流

体流速较快者其流线（streamiline）分

子易受干扰，且雷诺数大易形成齐流，

反之，则易形成层流。

（雷诺数=惯性力/粘滞力）

在无尘室芯片制造场所内，其气流为稳

定之层流，如此可将人员、机台等所产

生之微尘带离。若为齐流，则微尘将滞

留不去。因此在无尘室内机台的布置及

人员的动作都以尽量不使空气流线产

生齐流为原则。．

194WELL/TANK

井区WELL即井区。在IC中的组件，常（即

金氧半场效晶体管）MOSFETCMOS）

相接的方式，即N作两型（及P技术。

此时为区分这两种不同型的就须先扩

散两个不同型的区MOSFET，域于IC

中。此种区域即称为WELL区。

195

WLRC（WAFER

LEVEL

RELIABILITY

CONTROL）

晶圆层次（厂内）

可靠度控制

”WLRC是取代“End-of-line-reliability

主要分的一种全新的可靠度监控方式，

材料、，如厚度、为物性（In-lineScrap）

（成品接触窗覆盖率；另有电性应力、

等。，CHCEMStress），如TDDBScrap

兹比较如下：Charactoristic

）时间1.回馈（Feedback真正原因

的回馈性2.

与evel

的应用Design-in-Reliability产品报

废4.

加速系数及准确性5.

WLRC

快，使产品损失减到最低1.

2.良好，能马上找出问题所在3.卓

越4.较多5.高，较差

End-OF-Line-Reliability

慢，出问题时已大量产品被影响

品的包装后产难2.困，因（资

料联结性）已破坏，Association不易

找出真正原因。困难3.

少4.

低，高5.

196WAFERWLQC

（QUALITY

LEVEL）

CONTROL

晶圆层次（厂内）

品质控制

先定义：就是品客户眼中的品质：产

品有问题，质不良量得出厂前看得到，

我们眼中的品质：到的问题，才是品

质（Quality）又我们眼中的可靠度：出

厂前看不到，在客户手中欲不能直接量

得到的问题，）发生问题，是可靠度

（Reliability是针对一切厂内可直接所

以，WLQC对品质time-zero

measurement测之（），有所影响的参

数进行筛选及分类。对．

外，使出货品质分布集中、均匀（假设

某可靠特性不变）。对内，回馈厂内，

增进制造品质。

197X-RAY

LITHOGRAPHY

X光微影技术

1.定义：

在次微米微影成像技术中，X-射线微影

技术备受瞩目。由于X-射线之波长甚

短（约4~10?），故可得甚佳之解析力，

同时亦无干涉及绕射现象，因此可制作

次微米线宽之IC图案。这种以X-射线

为曝光光源之微影技术目前仍在开发

中。由于X-射线穿透力甚强，，其光照

图案不再是铬膜，而是一般大都为

“金”。

198YELLOWROOM

黄光室黄光室（YellowRoom）就是所有光源

（照明用）均为黄色光波波长者之区

域。由于IC晶方内之图案均有赖光阻

剂（Photoresist）覆盖在芯片上，再经

曝光，显影而定型；而此光阻剂遇光线

照射，尤其是紫外线（UV）即有曝光

之效果，因此在显影完毕以前之生产，

均宜远离此类光源。黄光之光波较长，

使光阻剂曝光之效果很低，因此乃作为

显影前之照明光源。