performance a

更新时间:2022-12-27 04:14:17 阅读：评论：0

2022年12月27日发(作者：马里博尔)

ＪｏｕｒｎａｌｏｆＨ钾ｂｉｎＩｎｓｔｉｔｕｔｅｏｆＴｅｃｈｎｏｌｏ（ＮｅｗＳｅｒｉｅｓ），Ｖｏ１．１４，Ｎｏ．１，２００７

Ａｈｉｇｈｐｅｒｆｏｒｍａｎｃｅｆａｕｌｔ－ｔｏｌｅｒａｎｔａｐｐｒｏａｃｈｂａｓｅｄ

ｏｎｓｉｍｕｌｔａｎｅｏｕｓｍｕｌｔｉｔｈｒｅａｄｉｎｇ

ＹＡＮＧＨｕａ，ＣＵＩＧａｎｇ，ＷＡＮＧＬｉｎｇ，ＹＡＮＧＸｉａｏ－ｚｏｎｇ

杨华，崔刚，王玲，杨孝宗

（ＳｃｈｏｏｌｏｆＣｏｍｐｕｔｅｒＳｃｉｅｎｃｅａｎｄＴｅｃｈｎｏｌｏｇｙ，ＨａｒｂｉｎＩｎｓｔｉｔｕｔｅｏｆＴｅｃｈｎｏｌｏｇｙ，Ｈａｒｂｉｎ１５０００１，Ｃｈｉｎａ，Ｅ－ｍａｉｌ：ｉｙａｎｇｈ，ｃｇ，１ｗａｎｇＩ＠ｆｌｅ１．ｈｉｔ．ｅｄｕ．ｃｎ）

Ａｂｓｔｒａｃｔ：Ｔｏｃｏｐｅｗｉｔｈｔｈｅｅｖｅｒ—ｉｎｃｒｅａｓｉｎｇｓｕｓｃｅｐｔｉｂｉｌｉｔｙｔｏｔｒａｎｓｉｅｎｔｆａｕｈｉｎｍｏｄｅｍｐｒｏｃｅｓｓｏｒｓ

，

ａｓｃｈｅｍｅ

ｃａｌｌｅｄＴｒｉ—ｍｏｄｕｌａｒＲｅｄｕｎｄａｎｔｌｙａｎｄＳｉｍｕｌｔａｎｅｏｕｓｌｙＴｈｒｅａｄｅｄｐｒｏｃｅｓｓｏｒｗｉｔｈＲｅｃｏｖｅｒｙｉｓｐｒｏｐｏｓｅｄ

，

ｗｈｉｃｈｐｒｏ．

ｖｉｄｅｓｔｒａｎｓｉｅｎｔｆａｕｈｃｏｖｅｒａｇｅａｎｄｒｅｃｏｎｆｉｇｕｒａｔｉｏｎｆｒｏｍｐａｒｔｉａｌｐｅｒｍａｎｅｎｔｆａｕｈｗｉｔｈｈｉｇｈｐｅｒｆｏｒｍａｎｃｅ

．Ｂｅｓｉｄｅｓ

ｔｗｏｒｅｄｕｎｄａｎｔｔｈｒｅａｄｃｏｎｔｅｘｔｓ，ａｎａｒｂｉｔｒａｔｏｒｃｏｎｔｅｘｔｉｓｉｎｔｒｏｄｕｃｅｄｔｏａｃｔａｓｅｉｔｈｅｒａｒｂｉｔｒａｔｏｒｏｒｏｒｄｉｎａｒｙｔｈｒｅａｄ

．ｗｈｉｃｈｃａｎｍａｋｅｂｅｔｔｅｒｕｓｅｏｆｈａｒｄｗａｒｅｒｅｓｏｕｒｃｅｓ．Ｉｔｓｓｐｈｅｒｅｏｆｒｅｐｌｉｃａｔｉｏｎｉｓｒｅｃｏｎｆｉｇｕｒａｂｌｅａｎｄｆｌｅｘｉｂｌｅｉｎｈａｎ—

ｄｌｉｎｇｃｈａｎｇｉｎｇｄｅｍａｎｄｓ．ｎｌｅｓｉｍｕｌａｔｉｏｎｗｉｔｈｌ１ＳＰＥＣ２Ｏ０ｏｂｅｎｃｈｍａｒｋｓｓｈｏｗｓｔｈａｔｉｔｓｐｅｒｆｏｒｍａｎｃｅｏｕｔｐｅｒｆｏｒｍｓ

ＳＭＴ—Ｓｉｎｇｌｅｂｙ２１．５％ｏｎａｖｅｒａｇｅ，ｗｈｉｌｅｍａｉｎｔａｉｎｉｎｇｆｌｅｘｉｂｉｌｉｔｙａｎｄｆａｕｌｔ．ｔｏｌｅｒａｎｔｃａｐａｂｉｌｉｔｖ

．Ｋｅｙｗｏｒｄｓ：ｆａｕｈ—ｔｏｌｅｒａｎｔ，ｓｉｍｕｌｔａｎｅｏｕｓｍｕｈｉｔｈｒｅａｄｉｎｇ

，

ｒｅｃｏｎｆｉｇｕｒａｂｌｅ，ｈｉｇｈ．ｐｅｒｆｏｒｍａｎｃｅ

ＣＬＣｎｕｍｂｅｒ：ｒＰ３Ｏ２．８Ｄｏｃｕｍｅｎｔｃｏｄｅ：ＡＡｒｔｉｃｌｅＩＤ：１０ｏ５—９１１３（２０ｏ７）Ｏ１１１４－０５

Ｄｕｅｔｏｓｍａｌｌｅｒｆｅａｔｕｒｅｓｉｚｅ，ｒｅｄｕｃｅｄｖｏｌｔａｇｅｌｅｖｅ１．

ａｎｄｈｉｇｈｅｒｆｒｅｑｕｅｎｃｙ，ｆｕｔｕｒｅｐｒｏｃｅｓｓｏｒｓａｒｅｉｎｃｒｅａｓｉｎｇ－

ｌｙｐｒｏｎｅｔｏｏｐｅｒａｔｉｏｎａｌｆａｕｌｔｓ，ｅｓｐｅｃｉａｌｌｙｔｒａｎｓｉｅｎｔ

ｆａｕｌｔｓ．Ｔｒａｎｓｉｅｎｔｆａｕｌｔｓａｐｐｅａｒｓｐｏｒａｄｉｃａｌｌｙ．ａｎｄｔｈｅ

ｐｒｉｍａｒｙｓｏｕｒｃｅｓｏｆｔｈｅｓｅｆａｕｌｔｓａｒｅｓｉｎｇｌｅｅｖｅｎｔｒａｄｉａｔｉｏｎ

（ＳＥＲ）ｕｐｓｅｔｓ，ｗｈｉｃｈａｒｅｕｓｕａｌｌｙｃａｕｓｅｄｂｙｅｎｅｒｇｉｚｅｄ

ｐａｒｔｉｃｌｅｓｔｒｉｋｅｓ（ｅ．ｇ．ａｌｐｈａｐａｒｔｉｃｌｅａｎｄｃｏｓｍｉｃｒａｙ）．

Ｐａｒｔｉｃｌｅｓｔｒｉｋｅｓｃａｎｄｅｐｏｓｉｔｏｒｒｅｍｏｖｅｓｕｆｆｉｃｉｅｎｔｃｈａｒｇｅ

ｓｏａｓｔｏｔｅｍｐｏｒａｒｉｌｙｔｕｒｎｔｈｅｄｅｖｉｃｅｏｎｏｒｏｆｆ，ｐｏｓｓｉｂｌｙ

ｃｒｅａｔｉｎｇａｌｏｇｉｃｅｒｒｏｒ－３］

．Ｗｈｉｌｅｓｈｉｅｌｄｉｎｇｉｓｐｏｓｓｉｂｌｅ．

ｉｔｓｐｈｙｓｉｃａｌｃｏｎｓｔｒｕｃｔｉｏｎａｎｄｃｏｓｔｍａｋｅｉｔｕｎｆｅａｓｉｂｌｅａｔ

ｐｒｅｓｅｎｔ・

Ｍｏｓｔｃｏｍｍｅｒｃｉａｌｆａｕｌｔ—ｔｏｌｅｒａｎｔｃｏｍｐｕｔｅｒｓｕｓｅｆｕｌｌｙ

ｒｅｐｌｉｃａｔｅｄｈａｒｄｗａｒｅｃｏｍｐｏｎｅｎｔｓｔｏｄｅｔｅｃｔｆａｕｌｔｓ，ｅ．ｇ．

ＩＢＭＳ／３９０Ｇ５．Ｔｈｅｃｏｍｐｏｎｅｎｔｓａｒｅｌｏｃｋ—ｓｔｅｐｐｅｄ（ｃｙ—

ｃｌｅ—ｂｙ—ｃｙｃｌｅｓｙｎｃｈｒｏｎｉｚｅｄ）ｔｏｅｎｓｕｒｅｔｈａｔ，ｉｎｅａｃｈｃｙ—

ｃｌｅ，ｔｈｅｙｐｅｒｆｏｒｍｓａｍｅｏｐｅｒａｔｉｏｎｏｎｓａｍｅｉｎｐｕｔｓａｎｄ

ｐｒｏｄｕｃｅｓａｍｅｏｕｔｐｕｔｓｉｎｔｈｅａｂｓｅｎｃｅｏｆｆａｕｌｔｓ【 ’ ．Ｕｎ—

ｆｏｒｔｕｎａｔｅｌｙ，ｆｕｌｌｒｅｐｌｉｃａｔｉｏｎｄｅｍａｎｄｓｄｏｕｂｌｅｄａｒｅａ，

ｐｏｗｅｒ，ｃｏｓｔ，ｅｔｃ．，ａｎｄｆｏｒａｇｉｖｅｎｈａｒｄｗａｒｅｂｕｄｇｅｔ，

ｆｕｌｌｒｅｐｌｉｃａｔｉｏｎｉｎｅｖｉｔａｂｌｙｒｅｄｕｃｅｓｐｅｒｆｏｒｍａｎｃｅｂｙｓｔａｔｉ—

ｃａｌｌｙｐａｒｔｉｔｉｏｎｉｎｇｒｅｓｏｕｒｃｅｓａｍｏｎｇｒｅｄｕｎｄａｎｔｏｐｅｒａ—

ｔｉｏｎｓ．

Ｉｎｔｈｅｆｏｒｔｈｃｏｍｉｎｇｃｈｉｐｍｕｈｉｔｈｒｅａｄｉｎｇｅｒａ，ｏｎｅ

ａｐｐｒｏａｃｈｏｆｒｅｄｕｎｄａｎｔｅｘｅｃｕｔｉｏｎｉｓｒｅｄｕｎｄａｎｔｍｕｌ—

ｔｉｔｈｒｅａｄｉｎｇ（ＲＭＴ），ｗｈｉｃｈｒｕｎｔｗｏｉｄｅｎｔｉｃａｌｃｏｐｉｅｓｏｆ

ｔｈｅｓａｍｅｐｒｏｇｒａｍａｓｉｎｄｅｐｅｎｄｅｎｔｔｈｒｅａｄｓ，ｆｅｅｄｔｈｅｍ

ｗｉｔｈｉｄｅｎｔｉｃａｌｉｎｐｕｔｓ，ａｎｄｃｏｍｐａｒｅｔｈｅｉｒｏｕｔｐｕｔｓ．Ｓｅｖ—

ｅｒａｌＲＭＴａｒｃｈｉｔｅｃｔｕｒｅｓｈａｖｅｂｅｅｎｐｒｏｐｏｓｅｄ，ｅ．ｇ．，

ＳＲＴ［］

．

ＡＲ—ＳＭＴ［６］

，

ｅｔｃ．Ｔｈｅｓｅａｒｃｈｉｔｅｃｔｕｒｅｓｈａｖｅ

Ｒｅｃｅｉｖｅｄ２ｏ（）４—０９—１０．

Ｓｐｏｎ￣ｒｅｄｂｙｔｈｅＮａｔｉｏｎａｌＰｒｅ—ｒｅｓｅａｒｃｈＦｏｕｎｄａｔｉｏｎ（ＧｒａｎｔＮｏ．４１３１６．１．２）

ｇｒｅａｔｌｙｓｐｅｄｕｐｒｅｄｕｎｄａｎｔｅｘｅｃｕｔｉｏｎ，ｂｕｔｓｔｉｌｌｌａｃｋｉｎ

ｒｅｓｏｕｒｃｅｓｅｆｆｉｃｉｅｎｃｙ，ｆｌｅｘｉｂｉｌｉｔｙ，ｏｒｆａｕｌｔｃｏｖｅｒａｇｅ．

ＷｅｐｒｏｐｏｓｅＴｒｉ．．ｍｏｄｕｌａｒＲｅｄｕｎｄａｎｔｌｙａｎｄＳｉｍｕｈａ．．

ｎｅｏｕｓｌｙＴｈｒｅａｄｅｄｐｒｏｃｅｓｓｏｒｗｉｔｈＲｅｃｏｖｅｒｙ（ＴＲＳＴＲ），

ｗｈｉｃｈｉｓＳＭＴ—ｂａｓｅｄ，ｃｏｍｂｉｎｇｆａｕｌｔｃｏｖｅｒａｇｅｏｆｌｏｃｋ—

ｓｔｅｐｗｉｔｈｅｆｆｉｃｉｅｎｃｙｏｆＳＲＴ，ｗｈｉｌｅｃｏｎｃｅｒｎｉｎｇｂｏｔｈｐｅｒ—

ｆｏｒｍａｎｃｅａｎｄｆｌｅｘｉｂｉｌｉｔｙ．Ｉｔｆｏｃｕｓｅｓｏｎｔｒａｎｓｉｅｎｔｆａｕｌｔ，

ａｓｗｅｌｌａｓｒｅｃｏｎｆｉｇｕｒａｔｉｏｎｆｒｏｍｐａｒｔｉａｌｐｅｒｍａｎｅｎｔｆａｕｌｔ

ｉｎｔｈｅｎｅｘｔｇｅｎｅｒａｔｉｏｎｍｕｌｔｉ－－ｔｈｒｅａｄｐｒｏｃｅｓｓｏｒｅｎｖｉｒｏｎ．・

ｍｅｎｔ．

１ＰｒｅｖｉｏｕｓＷｏｒｋ

Ｓｉｍｕｌｔａｎｅｏｕｓｍｕｌｔｉｔｈｒｅａｄｉｎｇ（ＳＭＴ）ｅｎａｂｌｅｓｍｕｌｔｉ—

ｐｉｅｔｈｒｅａｄｓｔｏｃｏｍｐｅｔｅｆｏｒａｎｄｓｈａｒｅｈａｒｄｗａｒｅｒｅｓｏｕｒｃｅｓ

ｅａｃｈｃｙｃｌｅ，ａｌｌｅｖｉａｔｉｎｇｂｏｔｈｈｏｒｉｚｏｎｔａｌａｎｄｖｅｒｔｉｃａｌｓｌｏｔ

ｌＯＳＳｌ』Ｊ．ＳＭＴｉｓｎａｔｕｒａｌｌｙａｔｔｒａｃｔｉｖｅｔｏｆａｕｌｔｄｅｔｅｃｔｉｏｎ．

ｂｅｃａｕｓｅｉｔｃａｎｐｒｏｖｉｄｅｒｅｄｕｎｄａｎｃｙｂｙｒｕｎｎｉｎｇｍｏｒｅｔｈａｌｌ

ｏｎｅｃｏｐｙｏｆｔｈｅｓａｍｅｐｒｏｇｒａｍｓｉｍｕｌｔａｎｅｏｕｓｌｙ．

ＡＲ—ＳＭＴｌ０ｆｉｒｓｔｌｙｕｓｅｓＳＭＴｔｏｅｘｅｃｕｔｅｔｗｏｃｏｐｉｅｓ

ｏｆｔｈｅｓａｍｅｐｒｏｇｒａｍ，ｉｔａｌｓｏｓｕｇｇｅｓｔｓｕｓｉｎｇｓｐｅｃｕｌａｔｉｏｎ

ｔｅｃｈｎｉｑｕｅｓｔｏａｌｌｏｗｃｏｍｍｕｎｉｃａｔｉｏｎｓｏｆｄａｔａｖａｌｕｅｓａｎｄ

ｂｒａｎｃｈｏｕｔｃｏｍｅｓｂｅｔｗｅｅｎｔｈｅｔｗｏｒｅｄｕｎｄａｎｔｔｈｒｅａｄｓｏｆ

ｏｎｅｓｉｎｇｌｅｐｒｏｇｒａｍｔｏａｃｃｅｌｅｒａｔｅｅｘｅｃｕｔｉｏｎ．

ＳｉｍｕｌｔａｎｅｏｕｓａｎｄＲｅｄｕｎｄａｎｔｌｙａｄｅｄ（ＳＲＴ

ｉｍｐｒｏｖｅｓｏｎＡＲ—ＳＭＴｖｉａａｆｅｗｏｐｔｉｍｉｚａｔｉｏｎｓｓｕｃｈａｓ

ｓｌａｃｋ—ｆｅｔｃｈ，ｌｏａｄｖａｌｕｅｑｕｅｕｅ（ＬＶＱ）ａｎｄｂｒａｎｃｈｏｕｔ—

ｃｏｍｅｑｕｅｕｅ（ＢＯＱ）．ＳＲＴｒｅｐｌｉｃａｔｅｓａｎａｐｐｌｉｃａｔｉｏｎｉｎ—

ｔｏｔｗｏｃｏｍｍｕｎｉｃａｔｉｎｇｔｈｒｅａｄｓｃａｌｌｅｄｌｅａｄｉｎｇａｎｄｔｒａｉｌ—

ｉｎｇ．Ｔｈｅｌｅａｄｉｎｇｔｈｒｅａｄｅｘｅｃｕｔｅｓａｈｅａｄｏｆｔｈｅｔｒａｉｌｉｎｇ

维普资讯

ＪｏｕｒｎａｌｏｆＨａｒｂｉｎＩｎｓｔｉｔｕｔｅｏｆＴｅｃｈｎｏｌ０（ＮｅｗＳｅｒ￣ｓ），Ｖｏ１．１４，Ｎｏ．１，２００７

ｏｎｅｂｙａｄｉｓｔａｎｃｅｎａｍｅｄｓｌａｃｋ—ｆｅｔｃｈ．Ｔｈｉｓｔｅｃｈｎｉｑｕｅ

ｔｏｇｅｔｈｅｒｗｉｔｈＬＶＱａｎｄＢＯＱｅｎａｂｌｅｓｔｈｅｔｒａｉｌｉｎｇｔｈｒｅａｄ

ｔｏｕｔｉｌｉｚｅｔｈｅｐｒｅ一￣ｔｃｈｅｄｄａｔａａｎｄｒｅｓｏｌｖｅｄｂｒａｎｃｈｒｅ—

ｓｕｉｔｓｆｒｏｍｔｈｅｌｅａｄｉｎｇｏｎｅ，ｉｍｐｒｏｖｉｎｇｏｖｅｒａｌｌｐｅｒｆｏｒｍ—

ａｎｃｅｇｒｅａｔｌｙ．Ｔｈｅｃｏｎｃｅｐｔｏｆｓｐｈｅｒｅｏｆｒｅｐｌｉｃａｔｉｏｎ

（ＳｏＲ）ｗａｓｉｎｔｒｏｄｕｃｅｄｉｎＳＲＴ．ｗｈｉｃｈｃａｎｂｅｖｉｅｗｅｄ

ａｓｔｈｅｌｏｇｉｃａｌｂｏｕｎｄａｒｙｏｆｒｅｄｕｎｄａｎｃｙｗｉｔｈｉｎａｓｙｓｔｅｍ：

ｃｏｍｐｏｎｅｎｔｓｗｉｔｈｉｎＳｏＲｅｎｊｏｙｆａｕｈｃｏｖｅｒａｇｅｄｕｅｔｏｒｅ—

ｄｕｎｄａｎｔｅｘｅｃｕｔｉｏｎ，ｗｈｅｒｅａｓｃｏｍｐｏｎｅｎｔｓｏｕｔｏｆＳｏＲｄｏ

ｎｏｔ．Ｆｉｇ．１ｓｈｏｗｓｔｈｅｓｋｅｔｃｈｍａｐｏｆＳＲＴ．

ＳｐｈｅｒｅｏｆＲｅｐｌｉｃａｔｉｏｎ

…●’－‘●‘●…●…●…●…●…－●＿

Ｆｉｇ．１ＴｈｅｓｋｅｔｃｈｍａｐｏｆＳＲＴ

２ＴＲＳＴＲＡｒｃｈｉｔｅｃｔｕｒｅ

Ｔｏｃｏｍｂｉｎｅｔｈｅｆａｕｈｃｏｖｅｒａｇｅｏｆｌｏｃｋｓｔｅｐｗｉｔｈｔｈｅ

ｅｆｆｉｃｉｅｎｃｙｏｆＳＲＴ，ｗｅｐｒｏｐｏｓｅａｎｅｗａｒｃｈｉｔｅｃｔｕｒｅ

ｃａｌｌｅｄＴＲＳＴＲ，ｗｈｉｃｈｉｎｖｏｌｖｅｓａｔｈｉｒｄｔｈｒｅａｄｃｏｎｔｅｘｔ

ｎａｍｅｄａｒｂｉｔｒａｔｏｒｉｎｔｏＳＲＴｅｎｖｉｒｏｎｍｅｎｔ．Ｆｉｇ．２ｓｈｏｗｓ

ｔｈｅｏｕｔｌｉｎｅｏｆＴＲＳＴＲ．Ｕｎｌｉｋｅｔｈｅｆｕｌｌｙ—ｓｈａｒｅｓｃｈｅｍｅｉｎ

ｃｏｎｖｅｎｔｉｏｎａｌＳＭＴ．ｔｈｅａｒｂｉｔｒａｔｏｒｃｏｎｔｅｘｔｉｎＴＲＳＴＲ

ｐｒｅｓｅｒｖｅｓａｐｒｉｖａｔｅｓｅｔｏｆｂａｓｉｃｈａｒｄｗａｒｅｒｅｓｏｕｒｃｅｓ，

ｗｈｉｃｈｇｕａｒａｎｔｅｅｓｔｈｅａｒｂｉｔｒａｔｏｒｒｕｎｎｉｎｇｉｎｄｅｐｅｎｄｅｎｔｌｙ，

ａｎｄｎｏｒｍａｌｌｙｃａｎｎｏｔｂｅａｃｃｅｓｓｅｄｂｙｔｈｅｌｅａｄｉｎｇａｎｄ

ｔｒａｉｌｉｎｇｃｏｎｔｅｘｔｓ．Ａｔｔｈｅｓａｍｅｔｉｍｅ．ａｌｌｏｔｈｅｒｈａｒｄｗａｒｅ

ｒｅｓｏｕｒｃｅｓｉｎＴＲＳＴＲａｒｅｆｕｌｌｙｓｈａｒｅｄｂｙｔｈｅｌｅａｄｉｎｇ．

ｔｒａｉｌｉｎｇａｎｄａｒｂｉｔｒａｔｏｒｃｏｎｔｅｘｔｓ．ＴＲＳＴＲｂｏｒｒｏｗｓｆｒｏｍ

ＳＲＴｔｈｅｔｅｃｈｎｉｑｕｅｓｏｆＬＶＱａｎｄＢＯＱｉｎｔｈｅｉｎｐｕｔｒｅｐ—

ｌｉｃａｔｏｒ，ｔｈｅｒｅｂｙｅｎａｂｌｅｓｔｈｅｔｒａｉｌｉｎｇｔｈｒｅａｄｔｏｕｔｉｌｉｚｅｔｈｅ

ｐｒｅ—ｆｅｔｃｈｅｄｄａｔａａｎｄｒｅｓｏｌｖｅｄｂｒａｎｃｈｏｕｔｃｏｍｅｓｂｙｔｈｅ

ｌｅａｄｉｎｇｏｎｅ．Ｔｏｍｅｅｔｄｉｆｆｅｒｅｎｔｓｐｅｅｄａｎｄｆａｕｈｃｏｖｅｒａｇｅ

ｒｅｑｕｉｒｅｍｅｎｔｓ，ＴＲＳＴＲｈａｓｔｗｏｗｏｒｋｉｎｇｍｏｄｅｓ：一

ＳｉｍｕｌｔａｎｅｏｕｓｗｉｔｈＶｏｔｉｎｇ（ｒＳＶ）ａｎｄＤｕａｌ—Ｓｉｍｕｈａｎｅ—

ＯＵＳｗｉｔｈＡｒｂｉｔｒａｔｏｒ（ＤＳＡ）．Ｔｈｅｉｎｐｕｔｒｅｐｌｉｃａｔｏｒ，ｏｕｔ—

ｐｕｔｃｏｍｐａｒａｔｏｒａｎｄｔｈｅｓｍａｌｌｓｐｈｅｒｅｏｆｒｅｐｌｉｃａｔｉｏｎ

（ｓｕｒｒｏｕｎｄｅｄｂｙｔｈｅｉｎｎｅｒｄｏｔ—ｄａｓｈｉｎＦｉｇ．２）ｈａｖｅａｌ—

ｍｏｓｔｔｈｅｓａｍｅｍｅａｎｉｎｇａｓｉｎＳＲＴ．Ｔｈｅｂｉｇｓｐｈｅｒｅｏｆ

ｒｅｐｌｉｃａｔｉｏｎ（ｓｕｒｒｏｕｎｄｅｄｂｙｔｈｅｏｕｔｅｒｄｏｔ—ｄａｓｈｉｎＦｉｇ．

２）ｍｅａｎｓＤＳＡｍｏｄｅｉｎａｒｂｉｔｒａｔｉｎｇｏｒＴＳＶｍｏｄｅ．

，．．

Ｓ

．

Ｐｈｅ￣

．

Ｒ

．ｅｐ＿ｈ＇ｇａｆｉ＇ｏｎ（卿ｇ．．．ｏｒＪ～

ＳｐｈｅｒｅｏｆＲｅｐｌｉｃａｔｉｏｎ（ＤＳＡｒｕｎｎｉｎｇ）

，

一……一…………一……

Ｆｉｇ．２ＴｈｅｏｕｔｌｉｎｅｏｆＴＲＳＴＲ

２．１ＴＳＶＭｏｄｅ

ＷｈｅｎｗｏｒｋｉｎｇｉｎｒＳＶｍｏｄｅ．ｔｈｅａｒｂｉｔｒａｔｏｒｃｏｎ—

ｔｅｘｔｂｅｈａｖｅｓｊｕｓｔａｓａｓｅｃｏｎｄｔｒａｉｌｉｎｇｃｏｎｔｅｘｔ．Ｔｈｅ

ｌｅａｄｉｎｇｃｏｎｔｅｘｔ，ｔｒａｉｌｉｎｇｃｏｎｔｅｘｔａｎｄａｒｂｉｔｒａｔｏｒｃｏｎｔｅｘｔ

ｗｏｒｋｉｎｔｈｅｆａｓｈｉｏｎｏｆｔｒｉ—ｍｏｄｕｌａｒｒｅｄｕｎｄａｎｔ（ＴＭＲ）

ｗｉｔｈｖｏｔｉｎｇ．Ｔｈａｔｉｓ．ｔｈｅｔｈｒｅｅｃｏｎｔｅｘｔｓｅａｃｈｅｘｅｃｕｔｅｓａ

ｄｕｐｌｉｃａｔｅｄｔｈｒｅａｄｏｆａｓａｍｅａｐｐｌｉｃａｔｉｏｎａｎｄｔｈｅｏｕｔｐｕｔ

ｃｏｍｐａｒａｔｏｒｃｏｍｐａｒｅｓｔｈｅｉｒｏｕｔｐｕｔｓａｎｄｄｏｅｓａｖｏｔｉｎｇ

ｂｅｆｏｒｅｃｏｍｍｉｔｔｉｎｇｔｏｔｈｅｒｅｓｔｏｆｔｈｅｓｙｓｔｅｍ．

Ｔｈｅｏｕｔｅｒｄｏｔ—ｄａｓｈｉｎＦｉｇ．２ｓｕｒｒｏｕｎｄｓｔｈｅｓｐｈｅｒｅ

ｏｆｒｅｐｌｉｃａｔｉｏｎｏｆｔｈｅＴＳＶｍｏｄｅ．Ｔｈｅａｒｂｉｔｒａｔｏｒｃｏｎｔｅｘｔ

ａｃｔｓａｓａｓｅｃｏｎｄｔｒａｉｌｉｎｇｃｏｎｔｅｘｔ，ａｎｄｃｏｍｍｕｎｉｃａｔｅｓ

ｗｉｔｈｔｈｅｉｎｐｕｔｒｅｐｌｉｃａｔｏｒａｎｄｔｈｅｏｕｔｐｕｔｃｏｍｐａｒａｔｏｒ

（ａｒｒｏｗ②，③）．Ｔｈｅｌｅａｄｉｎｇｔｈｒｅａｄｒｕｎｓａｈｅａｄｏｆｔｈｅ

ｔｒａｉｌｉｎｇｏｎｅｂｙａｄｉｓｔａｎｃｅｏｆｓｌａｃｋ—ｆｅｔｃｈ—Ａ，ａｎｄｔｈｅ

ｔｒａｉｌｉｎｇｔｈｒｅａｄｒｕｎｓａｈｅａｄｏｆｔｈｅａｒｂ．ｉｔｒａｔｏｒｔｈｒｅａｄｂｙ

ａｎｏｔｈｅｒｓｌａｃｋ—ｆｅｔｃｈ—Ｂ．Ｉｎｔｈｉｓｗａｙ．ｅａｃｈｉｎｓｔｒｕｃｔｉｏｎ

ｍｕｓｔｈａｖｅｂｅｅｎｅｘｅｃｕｔｅｄｔｈｒｅｅｔｉｍｅｓｓｅｐａｒａｔｅｌｙａｎｄｉｎ—

ｔｅｒｌｅａｖｅｄｏｎｔｈｅｌｅａｄｉｎｇ，ｔｒａｉｌｉｎｇａｎｄａｒｂｉｔｒａｔｏｒ（ａｓａｎ—

ｏｔｈｅｒｔｒａｉｌｉｎｇ）ｃｏｎｔｅｘｔｓ，ｂｅｆｏｒｅｔｈｅｏｕｔｐｕｔｃｏｍｐａｒａｔｏｒ

ｃｏｕｌｄｖｏｔｅｕｐｏｎｔｈｅｏｕｔｐｕｔｓａｎｄｃｏｍｍｉｔｉｔ．Ｉｎａｄｄｉ—

ｔｉｏｎ．ｔｈｅｄｉｓｔａｎｃｅｓｌａｃｋ—ｆｅｔｃｈ—Ｂｉｓｍｕｃｈｓｈｏｒｔｅｒｔｈａｎ

ｓｌａｃｋ—ｆｅｔｃｈ—Ａ．ｂｅｃａｕｓｅｔｈｅｏｎｌｙａｉｍｏｆｓｌａｃｋ—ｆｅｔｃｈ—Ｂｉｓ

ｔｏｓｔａｇｇｅｒｔｈｅｓａｍｅｉｎｓｔｒｕｃｔｉｏｎ’ｓｅｘｅｃｕｔｉｎｇｉｎｔｈｅｔｒａｉ—

ｌｉｎｇａｎｄａｒｂｉｔｒａｔｏｒｃｏｎｔｅｘｔｓ，ｓｏａｓｔｏａｌｌｅｖｉａｔｅｔｈｅｃｏｎｔ—

ｅｎｔｉｏｎｆｏｒｓａｍｅｒｅｓｏｕｒｃｅｓｂｙｃｏｒｒｅｓｐｏｎｄｉｎｇｉｎｓｔｒｕｃｔｉｏｎｓ

ｉｎｔｈｅｔｗｏｔｈｒｅａｄｓ．Ｔｈｕｓ．ｔｈｅｓｕｍｓｌａｃｋｄｉｓｔａｎｃｅｂｅ—

ｔｗｅｅｎｔｈｅｌｅａｄｉｎｇｃｏｎｔｅｘｔａｎｄｔｈｅａｒｂｉｔｒａｔｏｒｃｏｎｔｅｘｔ．

ｗｈｉｃｈｅｑｕａｌｓｓｌａｃｋ—ｆｅｔｃｈ—Ａｐｌｕｓｓｌａｃｋ—ｆｅｔｃｈ—Ｂ．ｉｓｎｅａｒ－

ｌｙｓａｍｅａｓｔｈｅｓｌａｃｋｆｅｔｃｈｄｉｓｔａｎｃｅｉｎＳＲＴ．Ｔｈｅｒｅｆｏｒｅ．

ｔｈｅｉｎｖｏｌｖｅｍｅｎｔｏｆａｒｂｉｔｒａｔｏｒｃｏｎｔｅｘｔｉｎｔｈｅＴＳＶｍｏｄｅ

ｄｏｅｓｎｏｔｉｍｐａｃｔｔｈｅｏｖｅｒａｌｌｅｘｅｃｕｔｉｎｇｅｆｆｉｃｉｅｎｃｙＣＯＢ—

ｐａｒｅｄｗｉｔｈＳＲＴｗｈｅｎａｌｌｔｈｅｔｈｒｅｅｏｕｔｐｕｔｓｍａｔｃｈｗｉｔｈ

ｅａｃｈ０ｔｈｅｒ．

Ｗｈｅｎｔｈｅｏｕｔｐｕｔｓｆｒｏｍｄｉｆｆｅｒｅｎｔｃｏｎｔｅｘｔｓｄｏｎ’ｔ

ｍａｔｃｈ，ｗｈｉｃｈｍｅａｎｓａｆａｕｌｔｏｃｃｕｒｉｎｃｅｒｔａｉｎｔｈｒｅａｄ

ｃｏｎｔｅｘｔ．Ｉ１ＳＶｍｏｄｅｄｏｅｓｎｏｔｒｅ—ｅｘｅｃｕｔｅｔｈｅｃｏｒｒｅｓｐｏｎｄ—

维普资讯

ＪｏｕｒｎａＺｏｆＨａｒｂｉｎＩｎｓｔｉｔｕｔｅｏｆＴｅｃｈｎｏｌｏ（ＮｅｗＳｅｒｉｅｓ），Ｖｏ１．１４，Ｎｏ．１，２００７

ｉｎｇｉｎｓｔｒｕｃｔｉｏｎｉｎｍｏｓｔｃａｓｅｓｗｈｅｎａｖｏｔｉｎｇｃｏｕｌｄｂｅ

ｍａｄｅ．ｔｈａｔｉｓ。ｔｗｏｒｅｓｕｌｔｓａｒｅｉｄｅｎｔｉｃａｌｗｈｉｌｅｔｈｅｏｔｈｅｒ

ｉｓｉｎｃｏｎｓｉｓｔｅｎｔ．ｐｒｏｂａｂｌｙｃａｕｓｅｄｂｙａｔｒａｎｓｉｅｎｔｆａｕｌｔ．

Ｂｅｃａｕｓｅｅａｃｈｉｎｓｔｒｕｃｔｉｏｎｅｘｅｃｕｔｅｓｔｈｒｅｅｔｉｍｅｓｉｎｔｈｅ

ｔｈｒｅｅｃｏｎｔｅｘｔｓａｔｄｉｆｆｅｒｅｎｔｃｌｏｃｋ．ａｌｍｏｓｔａｌｌｔｒａｎｓｉｅｎｔ

ｆａｕｌｔｏｆａｎｙｃｏｍｐｏｎｅｎｔｃａｎｂｅｓｈｉｅｌｄｅｄｏｆｆｂｙｖｏｔｉｎｇ，

ｗｉｔｈｏｕｔａｎｙｐｅｒｆｏｒｍａｎｃｅｉｍｐａｃｔ．Ｏｎｌｙｗｈｅｎａｌｌｔｈｒｅｅ

ｏｕｔｐｕｔｓｄｉｆｅｒｆｏｒｍｅａｃｈｏｔｈｅｒ，ｎｅｅｄｔｈｅｃｏｒｒｅｓｐｏｎｄｉｎｇ

ｉｎｓｔｒｕｃｔｉｏｎｂｅｒｅ．ｅｘｅｃｕｔｅｄｉｎｔｈｅｔｈｒｅｅｃｏｎｔｅｘｔｓ．

Ｉｆｓｏｍｅｐｅｒｍａｎｅｎｔｆａｕｌｔｓｏｃｃｕｒｉｎａｃｏｍｐｏｎｅｎｔｉｎ

ｔｈｅｌｅａｄｉｎｇａｎｄｔｒａｉｌｉｎｇｃｏｎｔｅｘｔｓ，ｅ．ｇ．ｓｏｍｅｐｈｙｓｉｃａｌ

ｆａｕｌｔｓｉｎａｎＩ．ＡＬＵｕｎｉｔ．ｔｈｅｒｅｓｈｏｕｌｄｂｅｃｏｎｓｅｃｕｔｉｖｅ

ｆａｉｌｕｒｅｖｏｔｉｎｇｉｎａｓｈｏｒｔｐｅｒｉｏｄｏｆｔｉｍｅｂｅｃａｕｓｅｓｏｍｅｉｎ．

ｓｔｒｕｃｔｉｏｎｓａｒｅｅｘｅｃｕｔｅｄｏｎｔｈａｔｕｎｉｔ．Ｕｐｏｎｄｅｔｅｃｔｉｎｇ

ｔｈｉｓ，ａｌｌｔｈｅｔｈｒｅｅｔｈｒｅａｄｓｓｔｏｐｒｕｎｎｉｎｇｔｅｍｐｏｒａｒｉｌｙ，

ａｎｄｔｈｅａｒｂｉｔｒａｔｏｒｃｏｎｔｅｘｔｂｅｇｉｎｓｅｘｅｃｕｔｉｎｇａｓｅｌｆ－ｖｅｒｉｆｉ—

ｃａｔｉｏｎｐｒｏｇｒａｍｔｏｖｅｒｉｆｙｉｔｓｐｒｉｖａｔｅｒｅｓｏｕｒｃｅｓ．Ｉｆｎｏ

ｆａｕｌｌｄｅｔｅｃｔｅｄ．ｔｈｅａｒｂｉｔｒａｔｏｒｃｏｍｍｕｎｉｃａｔｅｓｄｉｒｅｃｔｌｙ

ｗｉｔｈｔｈｅｒｅｓｔｏｆｔｈｅｓｙｓｔｅｍ（ａｒｒｏｗ④，⑤ｉｎＦｉｇ．２），

ａｎｄｃｏｎｔｉｎｕｅｓｅｘｅｃｕｔｉｏｎｏｆｔｈｅｐｒｏｇｒａｍ；ｗｈｉｌｅａｔｔｈｅ

ｓａｍｅｔｉｍｅ，ｔｈｅｌｅａｄｉｎｇａｎｄｔｒａｉｌｉｎｇｃｏｎｔｅｘｔｓｃａｒｒｙｏｕｔａ

ｓｅｌｆ－ｃｈｅｃｋｉｎｇｔｏｌｏｃａｔｅａｎｄｓｈｉｅｌｄｏｆｆｔｈｅｂａｄｃｏｍｐｏ．

ｎｅｎｔｓ．Ａｆｔｅｒｔｈａｔ。ａｌｌｔｈｅｔｈｒｅｅｃｏｎｔｅｘｔｓｒｅｔｒｉｅｖｅｔｈｅｏ—

ｒｉｇｉｎａｌｐｒｏｇｒａｍ’ｓｎｏｒｍａｌｅｘｅｃｕｔｉｏｎｉｎＴＳＡｍｏｄｅ．Ｔｏ

ｔｈｅｃｏｎｔｒａｒｙ，ｉｆａｆａｕｌｔｙｃｏｍｐｏｎｅｎｔｉｓｄｅｔｅｃｔｅｄｄｕｒｉｎｇ

ｔｈｅｓｅｌｆ－ｖｅｒｉｆｉｃａｔｉｏｎｏｆｔｈｅａｒｂｉｔｒａｔｏｒｃｏｎｔｅｘｔ．ｉｔｗｉｌｌ

ｓｉｍｐｌｙｂｅｌａｂｅｌｅｄａｓｕｎｕｓａｂｌｅａｎｄｔｈｅａｒｂｉｔｒａｔｏｒｗｉｌｌ

ｒｅｊｏｉｎｔｈｅｏｆｇｉｎａｌｐｒｏｇｒａｍ’ｓｒｅｄｕｎｄａｎｔｔｈｒｅａｄｓｅｘｅｃｕ—

ｔｉｏｎ．

Ｉｎｏｎｅｗｏｒｄ．ＴＳＶｍｏｄｅａｌｍｏｓｔｄｏｅｓｎｏｔｒｅ．ｅｘｅ—

ｃｕｔｅｉｎｓｔｒｕｃｔｉｏｎｓｕｐｏｎｄｅｔｅｃｔｉｎｇｔｒａｎｓｉｅｎｔｆａｕｌｔｓ．Ｗｅ

ｃａｌｌｔｈｅｆｅａｔｕｒｅｓａｂｏｖｅｓｅｌｄｏｍ．ｒｅ—ｅｘｅｃｕｔｅ，ｗｈｉｃｈｍａｋｅ

ＴＲＳＴＲｍｏｒｅｓｕｉｔａｂｌｅｆｏｒｃｉｒｃｕｍｓｔａｎｃｅｓｗｈｅｒｅｒｅａ１．ｔｉｍｅ

ｉｓｄｅｓｉｒｅｄａｓｗｅｌｌａｓｆａｕｌｔ．ｔｏｌｅｒａｎｃｅ．

２．２ＤＳＡＭｏｄｅ

ＷｈｅｎｗｏｒｋｉｎｇｉｎＤＳＡｍｏｄｅ．ＴＲＳＴＲｂｅｈａｖｅｓ

ｂｏｔｈｌｉｋｅａｃｏｎｖｅｎｔｉｏｎａｌＳＭＴａｎｄａＳＲＴ．ａｎｄｔｈｅａｒｂｉ—

ｔｒａｔｏｒｃｏｎｔｅｘｔｃａｎｂｅｅｍｐｌｏｙｅｄｅｉｔｈｅｒａｓａｃｏｎｖｅｎｔｉｏｎａｌ

ｔｈｒｅａｄｏｆＳＭＴｏｒａｓａｎａｒｂｉｔｒａｔｏｒｔｈｒｅａｄ．Ｗｅｓｔａｔｅｔｈａｔ

ｉｔｂｅｈａｖｅｓｌｉｋｅａＳＭＴｂｅｃａｕｓｅｇｅｎｅｒａｌｌｙｔｈｒｅｅｔｈｒｅａｄｓ

ｆｒｏｍｔｗｏｄｉｆｆｅｒｅｎｔａＤｐｌｉｃａｔｉｏｎｓｅｘｅｃｕｔｅｓｉｍｕｌｔａｎｅｏｕｓｌｙ

ｉｎｔｈｅｔｈｒｅｅｃｏｎｔｅｘｔｓ：ｏｎｅａｐｐｌｉｃａｔｉｏｎ（ｃａｌｌｅｄｃｒｕｃｉａｌ

ｊｏｂ）ｒｕｎｓｉｔｓｔｗｏｔｈｒｅａｄｓｒｅｄｕｎｄａｎｔｌｙｏｎｔｈｅｌｅａｄｉｎｇ

ａｎｄｔｒａｉｌｉｎｇｃｏｎｔｅｘｔｓ，ｗｈｉｌｅｔｈｅｏｔｈｅｒａｐｐｌｉｃａｔｉｏｎ

（ｃａｌｌｅｄｃｏｍｍｏｎｊｏｂ）ｎｌｎｓｉｔｓｕｎｉｑｕｅｔｈｒｅａｄｉｎｔｈｅａｒ－

ｂｉｔｒａｔｏｒｃｏｎｔｅｘｔ（ａｒｒｏｗ④，⑤ｉｎＦｉｇ．２）．ｗｅａｌｓｏ

ｓｔａｔｅｔｈａｔｉｔｂｅｈａｖｅｓｌｉｋｅａＳＲＴｂｅｃａｕｓｅｔｈｅｃｒｕｃｉａｌ

ｉｏｂ’ｓｔｗｏｒｅｄｕｎｄａｎｔｔｈｒｅａｄｓｒｕｎｅｘａｃｔｌｙａｓＳＲＴ，ｅｘ．

ｃｅｐｔｗｈｅｎａｍｉｓｍａｔｃｈｉｓｄｅｔｅｃｔｅｄｉｎｔｈｅｏｕｔｐｕｔｃｏｍｐａ—

ｒａｔｏｒ．

Ｗｈｅｎｔｈｅｒｅｓｕｌｔｓｆｒｏｍｔｈｅｌｅａｄｉｎｇａｎｄｔｈｅｔｒａｉｌｉｎｇ

ｔｈｒｅａｄｃｏｎｔｅｘｔｓｍｉｓｍａｔｃｈ，ｔｈｅｏｕｔｐｕｔｃｏｍｐａｒａｔｏｒｓｅｎｄｓ

ａｒｅｑｕｅｓｔｆｏｒａｒｂｉｔｒａｔｉｎｇ（ａｒｒｏｗ①ｉｎＦｉｇ．２）．Ｗｈｅｎ

ｄｅｔｅｃｔｉｎｇａｎａｒｂｉｔｒａｔｉｎｇｒｅｑｕｅｓｔ，ｔｈｅＤＳＡｍｏｄｅｈａｌｔｓ

ｔｅｍｐｏｒａｒｉｌｙｔｈｅｃｏｍｍｏｎｉｏｂ’ｓｅｘｅｃｕｔｉｏｎｉｎｔｈｅａｒｂｉｔｒａ—

ｔｏｒｃｏｎｔｅｘｔ，ａｎｄｄｕｐｌｉｃａｔｅｓｔｈｅｃｒｕｃｉａｌｉｏｂ’ｓｃｏｍｍｉｔｔｅｄ

ｓｔａｔｅ（ＰＣ，ｒｅｇｉｓｔｅｒｆｉｌｅｓｅｔ，ｅｔｃ．）ｔｏｔｈｅａｒｂｉｔｒａｔｏｒｃｏｎ—

ｔｅｘｔ．Ａｆｔｅｒｔｈａｔ，ｔｈｅａｒｂｉｔｒａｔｏｒｃｏｎｔｅｘｔｒｅ．ｅｘｅｃｕｔｅｓｔｈｅ

ｃｏｒｒｅｓｐｏｎｄｉｎｇｆａｕｌｔｉｎｓｔｒｕｃｔｉｏｎ．Ｔｈｅｒｅｓｕｌｔｐｒｏｄｕｃｅｄｂｙ

ｔｈｅａｒｂｉｔｒａｔｏｒｉｓｃｏｍｐａｒｅｄｗｉｔｈｔｈｅｔｗｏｃｏｒｒｅｓｐｏｎｄｉｎｇ

ｒｅｓｕｌｔｓｆｒｏｍｔｈｅｌｅａｄｉｎｇａｎｄｔｒａｉｌｉｎｇｃｏｎｔｅｘｔｓ（ａｌＴｏｗ②，

⑧ｉｎＦｉｇ．２），ｉｎｏｒｄｅｒｔｏｄｅｔｅｒｍｉｎｅｗｈｅｔｈｅｒｔｈｅｌｃａｄ—

ｉｎｇｃｏｎｔｅｘｔｏｒｔｈｅｔｒａｉｌｉｎｇｃｏｎｔｅｘｔｉｓｒｉｇｈｔａｎｄｃｏｍｍｉｔ

ｔｈｅｉｎｓｔｒｕｃｔｉｏｎ．Ｉｎａｄｄｉｔｉｏｎ，ｔｈｅｌｅａｄｉｎｇａｎｄｔｒａｉｌｉｎｇ

ｃｏｎｔｅｘｔｓｗｉｌｌｅｘｐｅｒｉｅｎｃｅａｓｅｌｆ－ｒｅｃｏｖｅｒｙｄｕｒｉｎｇｔｈｅｃｙ—

ｃｌｅｓｗｈｅｎｔｈｅｉｎｓｔｒｕｃｔｉｏｎｉｓｂｅｉｎｇｒｅ—ｅｘｅｃｕｔｅｄｉｎｔｈｅａｔ－

ｂｉｔｒａｔｏｒｃｏｎｔｅｘｔ．Ａｆｔｅｒｔｈａｔ，ｔｈｅｌｅａｄｉｎｇａｎｄｔｒａｉｌｉｎｇ

ｃｏｎｔｅｘｔｓｃｏｎｔｉｎｕｅｔｏｅｘｅｃｕｔｅｔｈｅｃｒｕｃｉａｌｉｏｂ’ｓｔｗｏｒｅ—

ｄｕｎｄａｎｔｔｈｒｅａｄｓ，ｔｒａｉｌｉｎｇａｆｔｅｒｌｅａｄｉｎｇ，ａｎｄｔｈｅａｒｂｉｔｒａ—

ｔｏｒｃｏｎｔｅｘｔｒｅｓｔａｒｔｓｔｈｅｃｏｍｍｏｎｉｏｂ’ｓｔｈｒｅａｄ．Ａｌｍｏｓｔ

ａｌｌｔｒａｎｓｉｅｎｔｆａｕｌｔｓｉｎｔｈｅｌｅａｄｉｎｇａｎｄｔｒａｉｌｉｎｇｃｏｎｔｅｘｔｓ

ｃａｎｂｅｄｅｔｅｃｔｅｄａｎｄｒｅｃｏｖｅｒｅｄｉｎｔｈｉｓｗａｙ．

Ｉｆａｐｅｒｍａｎｅｎｔｆａｕｈｏｃｃｕｒｓｉｎｔｈｅ】ｅａｄｉｎｇｏｒｔｒａｉ—

ｌｉｎｇｃｏｎｔｅｘｔ．ｔｈｅｒｅｓｈｏｕｌｄｂｅｓｏｍｅｃｏｎｓｅｃｕｔｉｖｅｍｉｓｍａｔ—

ｃｈｅｓｉｎａｓｈｏｒｔｐｅｒｉｏｄｏｆｔｉｍｅ．Ｉｎｔｈｉｓｃａｓｅ．ｔｈｅａｒｂｉ—

ｔｒａｔｏｒｃｏｎｔｅｘｔｓｗｉｔｃｈｅｓｔｏ１３．ｉｎｔｈｅｃｒｕｃｉａｌｉｏｂ’ｓｔｈｒｅａｄ：

ａｔｔｈｅｓａｍｅｔｉｍｅ，ｔｈｅｌｅａｄｉｎｇａｎｄｔｒａｉｌｉｎｇｃｏｎｔｅｘｔｓｂｅ—

ｇｉｎｔｏｐｅｒｆｏｒｍｓｏｍｅｓｅｌｆ－ｔｅｓｔｉｎｇｐｒｏｇｒａｍｔｏｌｏｃａｔｅｔｈｅ

ｆａｕｌｔｙｃｏｍｐｏｎｅｎｔ（ｅ．ｇ．ａｎＩ—ＡＬＵｕｎｉｔ）ａｎｄｌａｂｅｌｉｔａｓ

ｕｎｕｓａｂｌｅ．Ａｆｔｅｒｓｈｉｅｌｄｉｎｇｏｆｆｔｈｅｆａｕｌｔｙｃｏｍｐｏｎｅｎｔ，ｔｈｅ

ｌｅａｄｉｎｇａｎｄｔｒａｉｌｉｎｇｃｏｎｔｅｘｔｓｔｏｇｅｔｈｅｒｗｉｔｈｔｈｅｉｎｐｕｔ

ｒｅｐｌｉｃａｔｏｒａｎｄｔｈｅｏｕｔｐｕｔｃｏｍｐａｒａｔｏｒｒｅｔｒｉｅｖｅｔｈｅｃｒｕｃｉａｌ

ｉｏｂ’ｓｅｘｅｃｕｔｉｏｎ．ａｎｄｔｈｅａｒｂｉｔｒａｔｏｒｓｗｉｔｃｈｅｓｂａｃｋｔｏ

ｔｈｅｅｘｅｃｕｔｉｏｎｏｆｉｔｓｃｏｍｍｏｎｉｏｂ．Ｉｎｔｈｉｓｗａｙ．ｓｏｍｅ

ｐｅｒｍａｎｅｎｔｆａｕｌｔｓｃａｎｂｅｄｅｔｅｃｔｅｄａｎｄｃｏｖｅｒｅｄｗｉｔｈｏｕｔ

ｓｔｏｐｐｉｎｇｔｈｅｃｒｕｃｉａｌｊｏｂ’ｓｅｘｅｃｕｔｉｎｇ．Ｗｅｃａｌｌｔｈｉｓｆｅａ—

ｔｕｒｅｎｏｎ．ｓｔｏｐ—ｃｒｕｃｉａｌ，ｗｈｉｃｈｍａｋｅｓｔｈｅＴＲＳＴＲｍｏｒｅ

ａｔｔｒａｃｔｉｖｅｔｏｓｏｍｅｖｉｔａｌｔａｓｋｓｔｈａｔｃａｎｎｏｔｂｅｃａｎｃｅｌｅｄｏｒ

ｓｔｏｐｐｅｄ．

２．３Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ

ＴＲＳＴＲｉｓｂａｓｅｄｏｎＳＭＴ，ａｎｄｎｅｅｄｓｔｈｒｅｅｃｏｎ—

ｔｅｘｔｓ（１ｅａｄｉｎｇ，ｔｒａｉｌｉｎｇ，ａｒｂｉｔｒａｔｏｒ）ｔｈａｔｅａｃｈｒｅｐｒｅ—

ｓｅｎｔｓａｔｈｒｅａｄ．Ｂｅｓｉｄｅｓｔｈｅｔｅｃｈｎｉｑｕｅｓｃｏｍｍｏｎｌｙｉｎ

ｕｓｅｉｎＳＭＴ，ＴＲＳＴＲｂｏｒｒｏｗｓｆｒｏｍＳＲＴｔｈｅｃｏｎｃｅｐｔｓｏｆ

ｓｌａｃｋ—ｆｅｔｃｈ，ＬＶＱａｎｄＢＯＱ，ｗｈｉｃｈｓｅｒｖｅａｓａｂｒｉｄｇｅ

ｂｅｔｗｅｅｎｔｈｅｌｅａｄｉｎｇａｎｄｔｒａｉｌｉｎｇｃｏｎｔｅｘｔｓｔｏｉｍｐｒｏｖｅｔｈｅ

ｏｖｅｒａｌｌｐｅｒｆｏｒｍａｎｃｅ．

Ｔｈｅａｒｂｉｔｒａｔｏｒｃｏｎｔｅｘｔｈａｓａｍｉｎｉｍａｌｓｅｔｏｆｐｒｉｖａｔｅ

ｒｅｓｏｕｒｃｅｓｔｈａｔｃａｎｎｏｔｂｅａｃｃｅｓｓｅｄｂｙｔｈｅｌｅａｄｉｎｇａｎｄ

ｔｒａｉｌｉｎｇｃｏｎｔｅｘｔｓ，ｗｈｉｃｈｇｕａｒａｎｔｅｅｔｈｅｎｏｎ—ｓｔｏｐ—ｃｒｕｃｉａｌ

ｆｅａｔｕｒｅｗｈｅｎｔｈｅｌｅａｄｉｎｇａｎｄｔｒａｉｌｉｎｇｃｏｎｔｅｘｔｓａｒｅｃａｒｒｙ—

ｉｎｇｏｕｔｓｅｒｆ－ｃｈｅｃｋｉｎｇ．ＴｏｓｕｐｐｏｒｔＴＳＶｍｏｄｅ，ＴＲＳＴＲ

ｅｘｔｅｎｄｓｔｈｅｏｕｔｐｕｔｃｏｍｐａｒａｔｏｒｔｏｓｕｐｐｏｒｔｃｏｍｐａｒｉｓｏｎｏｔ

ｔｈｅｔｈｒｅｅｏｕｔｐｕｔｓｆｒｏｍｔｈｅｌｅａｄｉｎｇ，ｔｒａｉｌｉｎｇ，ａｎｄａｒｂｉ—

ｔｒａｔｏｒｃｏｎｔｅｘｔｓ．Ｔｈｅｉｎｐｕｔｒｅｐｌｉｃａｔｏｒｕｎｄｅｒｇｏｅｓｓｉｍｉｌａｒ

ｅｘｔｅｎｓｉｏｎ．

Ｔｏｓｕｐｐｏｒｔｓｅｒｆ－ｃｈｅｃｋｉｎｇａｎｄｓｅｌｆ－ｒｅｃｏｖｅｒｙｆｒｏｍ

ｐｅｒｍａｎｅｎｔｆａｕｌｔｓｉｎｔｈｅｌｅａｄｉｎｇａｎｄｔｒａｉｌｉｎｇｃｏｎｔｅｘｔｓ，

ｗｅｎｅｅｄａｔａｂｌｅｔｏｒｅｃｏｒｄｅａｃｈｆｕｎｃｔｉｏｎａｌｕｎｉｔ’ｓｕｓａｂｉｌ—

ｉｔｙ．Ｔｈｉｓｔａｂｌｅａｌｓｏｈｅｌｐｓｉｎｔｈｅｓｅｌｆ－ｃｈｅｃｋｉｎｇａｎｄ

维普资讯

ＪｏｕｒｎａｌｏｆＨａｒｂｉｎＩｎｓｔｉｔｕｔｅｏｆＴｅｅｈｎｏｌｏ（ＮｅｗＳｅｒｉｅｓ），Ｖｏ１．１４，Ｎｏ．１，２００７

ｒｅｃｏｎｆｉｇｕｒｉｎｇｐｒｏｇｒｅｓｓ，ａｓｗｅｌｌａｓｉｎｓｔｒｕｃｔｉｏｎｓｃｈｅｄｕ—

ｌｉｎｇ．Ｉｎａｄｄｉｔｉｏｎ，ｓｏｍｅｌｏｇｉｃｓａｒｅｎｅｅｄｅｄｔｏｓｕｐｐｏｒｔ

ｓｗｉｔｃｈｉｎｇａｍｏｎｇｄｉｆｆｅｒｅｎｔｗｏｒｋｉｎｇｓｔａｔｅｓ，ｓｕｃｈａｓｂａｃｋ

ａｎｄｆｏｒｔｈｂｅｔｗｅｅｎＤＳＡｎｏｒｍａｌｒｕｎｎｉｎｇａｎｄＤＳＡａｒｂｉ。

ｔｒａｔｉｎｇ．ｂｅｔｗｅｅｎＴＳＶｎｏｒｍａｌｒｕｎｎｉｎｇａｎｄＴＳＶｓｅｌｆ－

ｃｈｅｃｋｉｎｇ，ａｎｄｂｅｔｗｅｅｎｒｉｐＳＶｍｏｄｅａｎｄＤＳＡｍｏｄｅ．

Ｔｈｅｉｎｖｏｌｖｅｍｅｎｔｏｆｔｈｅａｒｂｉｔｒａｔｏｒｃｏｎｔｅｘｔｓｏｍｅｗｈａｔ

ｉｎｃｒｅａｓｅｓｔｈｅｃｏｍｐｌｅｘｉｔｙｆｏｒＴＲＳＴＲ．Ｈｏｗｅｖｅｒ．ｔｈｅｐｒｉ．

ｖａｔｅｒｅｓｏｕｒｃｅｓｏｆｔｈｅａｒｂｉｔｒａｔｏｒｃａｎｂｅｍｕｃｈｆｅｗｅｒＣＯＢ．

ｐａｒｅｄｗｉｔｈｔｈｅｌｅａｄｉｎｇａｎｄｔｒａｉｌｉｎｇｃｏｎｔｅｘｔｓ（ｍｕｃｈｌｅｓｓ

ｔｈａｎ３３％ｉｎｍｏｓｔｃａｓｅｓ）．Ｉｎａｄｄｉｔｉｏｎ，ｉｔｓｐｒｉｖａｔｅｒｅ．

ｓｏｕｒｃｅｉｓｓｃａｌｅａｂｌｅｔｏａｄａｐｔｔｏｔｈｅｃｈａｎｇｉｎｇｄｅｍａｎｄ．

ＴｈｅａｒｂｉｔｒａｔｏｒｉｍｐｒｏｖｅｓｔｈｅｏｖｅｒａｌＪｐｅｒｆｏｒｍａｎｃｅｇｒｅａｔ．

１ｙ，ｂｏｔｈｉｎｅｘｅｃｕｔｉｏｎｓｐｅｅｄ（ｆ０ｒＤＳＡｍｏｄｅ）ａｎｄｉｎ

ｆａｕｌＩｔｏｌｅｒａｎｃｅｃａｐａｂｉｌｉｔｙ．ａｓｓｈｏｗｎｉｎＳｅｃｔｉｏｎ３．

Ｉｎｓｕｍｍａｒｙ．ｉｔｉｓａｓｔｒａｉｇｈｔｆｏｒｗａｒｄｅｘｔｅｎｓｉｏｎｔｏ

ＳＭＴａｒｃｈｉｔｅｃｔｕｒｅｔｏｉｍｐｌｅｍｅｎｔＴＲＳＴＲ．ｗｈｉｃｈｏｎｌｙ

ｎｅｅｄｓｍｏｄｅｒａｔｅｈａｒｄｗａｒｅｃｏｍｐｌｅｘｉｔｙｃｏｍｐａｒｅｄｗｉｔｈｉｔｓ

ｐｒｅｄｅｃｅｓｓｏｒｓｓｕｃｈａｓｌｏｃｋｓｔｅｐ，ＡＲ．ＳＭＴ，ＳＲＴ，ｅｔｃ．

Ｍｏｒｅｉｍｐｏｒｔａｎｔｌｙ．ＴＲＳＴＲｈａｓｓｏｍｅｐｒｅｃｉｏｕｓｆｅａｔｕｒｅｓ

ｓｕｃｈａｓｈｉｇｈｅｒｒｅｓｏｕｒｃｅｅｆｆｉｃｉｅｎｃｙ．ｓｅｌｄｏｍ．ｒｅ—ｅｘｅｃｕｔｅ

ａｎｄｎｏｎ—ｓｔｏｐ—ｃｒｕｃｉａｌ，ｗｈｉｃｈｉｔｓｐｒｅｄｅｃｅｓｓｏｒａｒｃｈｉｔｅｃ．

ｔｕｒｅｓｌａｃｋｉｎｏｒｓｕｐｐｏｒｔｉｎｓｕｆｆｉｃｉｅｎｔｌｙ．

３ＳｉｍｕｌａｔｉｏｎＥｎｖｉｒｏｎｍｅｎｔａｎｄＲｅｓｕｌｔｓ

ＷｅｍｏｄｉｆｙｔｈｅＳｉｍｐｌｅＳｃａｌａｒｔｏｏｌｓｅｔ【ｔｏｂｕｉｌｄ

ｔｗｏｓｉｍｕｌａｔｏｒｓ：ｏｎｅｆｏｒ１ＳＴＲ．ａｎｄｏｎｅｆｏｒｂａｓｅｌｉｎｅ

ＳＭＴ．Ｔａｂ．１ｓｕｍｍａｒｉｚｅｓｋｅｙｐａｒａｍｅｔｅｒｓｏｆｔｈｅＴＲＳＴＲ

ｐｒｏｃｅｓｓｏｒａｎｄｔｈｅｂａｓｅｌｉｎｅＳＭＴ．Ｔｏｅｖａｌｕａｔｅｏｕｒｉｄｅ—

ａｓ．ｗｅｕｓｅ１１ＳＰＥＣ２０００ｂｅｎｃｈｍａｒｋｓｓｈｏｗｎｉｎＴａｂ．

２．Ａ１ｌｂｅｎｃｈｍａｒｋｓａｒｅｃｏｍｐｉｌｅｄｔｏＳｉｍｐｌｅＳｃａｌａｒＰＩＳＡ

ｉｎｓｔｒｕｃｔｉｏｎｓｅｔｕｓｉｎｇｇｃｃ２．７．２ｗｉｔｈ“．０２一ｆｕｎｒｏｌｌ—

ｌｏｏｐｓ”ｏｐｔｉｍｉｚａｔｉｏｎｓ．Ｗｅｒｕｎａｌｌｂｅｎｃｈｍａｒｋｓｆｏｒ３００

ｍｉｌｌｉｏｎｉｎｓｔｒｕｃｔｉｏｎｓａｆｔｅｒｓｋｉｐｔｈｅｆｉｒｓｔ５００ｍｉｌｌｉｏｎｉｎ—

ｓｔｒｕｃｔｉｏｎｓｔｏｗａｒｍｔｈｅｓｉｍｕｌａｔｏｒｕｐ，ｕｓｉｎｇｔｈｅ

ＳＰＥＣ２Ｏ００ｒｅｆｄａｔａｓｅｔｓ．

Ｔａｂ．１ＨａｒｄｗａｒｅｐａｒａｍｅｔｅｒｓｆｏｒＴＲＳＴＲａｎｄｔｈｅｂａｓｅｌｉｎｅ

ＳＭＴ

ＬＩＩｎｓｔ．Ｃａｃｈｅ６４Ｋ，４－ｗａｙ，３２一ｂｙｔｅｂｌｏｃｋ，ＬＲＵ

ＬＩＤａｔａＣａｃｈｅ６４Ｋ，４－ｗａｙ，３２一ｂｙｔｅｂｌｏｃｋ，ＬＲＵ

ＵｎｉｆｉｅｄＬ２ＣａｃｈｅｌＭ，４－ｗａｙ，６４一ｂｙｔｅｂｌｏｃｋ，ＬＲＵ

Ｂｒａｎｃｈｐｒｅｄｉｃｔｏｒ

Ｈｙｂｒｉｄ８ｋ—ｅｎｔｒｙｂｉｍｏｄａｌ，８ｋ—ｅｎｔｒｙ

ｇｓｈａｒｅ，８ｋ２－ｂｉｔｓｅｌｅｃｔｏｒ

ｌ６－ｅｎｔｒｙＲＡＳ，４－ｗａｙｌＫＢＴＢ

ＭａｉｎｍｅｍｏｒｙＩｎｆｉｎｉｔｅｃａｐａｃｉｔｙ，ｌ８ｃｙｃｌｅｌａｔｅｎｃｙ

８ｉｎｓｔｒｕｃｔｉ。ｎｃｌＩ

ｓｓｕｅ／ＣｏｍｍｉｔＷｉｄｔｈ ……’ 。’。

Ｆ

…

ｕｎｃｔｉｏｎ

…

Ｕｎｉｔｓ（ｆｏ：

Ｔａｂ．２ＢｅｎｃｈｍａｒｋｓｔａｔｉｓｔｉｃｓｆｏｒｔｈｅｂａｓｅｌｉｎｅＳＭＴ

（Ｌｄ：ｌｏａｄ，Ｓｔ：ｓｔｏｒｅ，ＢｒＰｒｅｄＡｃｃ：ｂｒａｎｃｈｐｒｅｄｉｃｔｉｏｎａｃｃｕｒａｃｙ．

Ｍ＝ｍｉｌｌｉｏｎ）

Ｆｉｇ．３ｐｒｅｓｅｎｔｓｔｈｅｓｉｍｕｌａｔｉｏｎｒｅｓｕｌｔｓ．ＳＭＴ—Ｓｉｎ—

ｇｌｅｍｅａｎｓｅａｃｈｂｅｎｃｈｍａｒｋｒｕｎｓｏｎｔｈｅｂａｓｅｌｉｎｅＳＭＴ

ｐｒｏｃｅｓｓｏｒｗｉｔｈｃｏｍｐａｒａｔｉｖｅｒｅｓｏｕｒｃｅｓａｓｉｎＴａｂ．１．

ＴＲｓＴＲ—ＴＳＶｍｅａｎｓｅａｃｈｂｅｎｃｈｍａｒｋｒｕａｓｉｎ１’ＳＶ

ｍｏｄｅ．ＦｏｒＤＳＡｍｏｄｅ。ｗｅｒｕｎｅａｃｈｂｅｎｃｈｍａｒｋａｓｔｈｅ

ｃｒｕｃｉａｌｉｏｂｔｗｉｃｅ：ｏｎｃｅｗｉｔｈｉｔｓｅｌｆａｓｔｈｅｃｏｍｍｏｎｉｏｈ

（１ａｂｅｌｅｄａｓＴＲＳＴＲ—ＤＳＡ一１ｓ￡１）．ａｎｄｏｎｃｅｗｉｔｈａｄｉｆ－

ｆｅｒｅｎｔｂｅｎｃｈｍａｒｋａｓｔｈｅｃｏｍｍｏｎｉｏｂｆｌａｂｅｌｅｄａｓ

ＴＲＳＴＲ—ＤＳＡ一１ｓｔ２１．Ｔ０ｂｅｔｔｅｒｒｅｖｅａｌＤＳＡｍｏｄｅ’ｓ

ｃａｐａｂｉｌｉｔｙｏｆｔｈｒｅａｄ—ｌｅｖｅｌｐａｒａｌｌｅｌｉｓｍ．ｉｎＴＲＳＴＲ．ＤＳＡ．

Ｔｅｓｔ２．ｗｅｃｈｏｏｓｅｔｈｅＦＰｂｅｎｃｈｍａｒｋｍｅｓａａｓｔｈｅＣＯＢ．

ｍｏＢｉｏｂｆｏｒａｌｌＩｎｔｂｅｎｃｈｍａｒｋｓ，ａｎｄｔｈｅＩｎｔｂｅｎｃｈｍａｒｋ

ｇｃｃａｓｔｈｅｃｏｍｍｏｎｉｏｂｆｏｒａｌｌｔｈｅＦＰｂｅｎｃｈｍａｒｋｓ．Ｆｏｒ

ａｌｍｏｓｔａｌｌｂｅｎｃｈｍａｒｋｓ．ＩＰＣｏｆＴＲＳＴＲ—ＤＳＡ—Ｔｅｓｔ２ｓｕｒ－

ｐａｓｓｅｓＴＲＳＴＲ．ＤＳＡ一ｌｓｔ１．ｂｅｃａｕｓｅｔｈｅｃｏｍｐｌｅｍｅｎ．

ｔａｒｉｔｙｏｆＩｎｔａｎｄＦＰｂｅｎｃｈｍａｒｋｓｃａｎｍａｋｅｂｅｔｔｅｒｕｓｅｏｆ

ｈａｒｄｗａｒｅｒｅｓｏｕｒｃｅｓ．

５

４

３

Ｈ

２

１

０１２３４５６７８９１０１１Ａ

ｖｇ

Ｂｅｎｃｈｍａｒｋ

荫ＳＭＴ－Ｓｉｎｇｌｅ ■ＴＲＳＴＲ— Ｖ

■ＴＲＳＴＲ—ＤＳＡ—Ｔｅｓｔｌ—Ｃｒｕｃｉａ１ＯＴＲＳＴＲ—ＤＳＡ—Ｔｅｓｔｌ—Ｃ０ｍｍ０ｎ

荫ＴＲＳＴＲ—ＤＳＡ—Ｔｅｓｔ２一Ｃｒｕｃｉａｌ１：３ＴＲＳＴＲ

—ＤＳＡ—Ｔｃｓｔ２一Ｃ０ｍｍｏｎ

Ｆｉｇ．３ＩＰＣｏｆｂａｓｅｌｉｎｅＳＭＴ－ｓｉｎｇｌｅ，ＴＲＳＴＲ・ＴＳＶ，ＴＲＳＴＲ－

ＤＳＡ－Ｔｅｓｔ１，ＴＲＳＴＲ－ＤＳＡ－Ｔｅｓｔ２

Ｊｕｓｔａｓｅｘｐｅｃｔｅｄ，ｔｈｅＩＰＣ（ｉｎｓｔｒｕｃｔｉｏｎｐｅｒｃｙｃｌｅ）

ｏｆｂｏｔｈＴＳＶｍｏｄｅａｎｄｔｈｅｃｒｕｃｉａｌｊｏｂｏｆＤＳＡｍｏｄｅａｒｅ

ｉｎｆｅｒｉｏｒｔｏｔｈｅＩＰＣｏｆＳＭＴ—Ｓｉｎｇｌｅ，ｂｅｃａｕｓｅｏｆｒｅｄｕｎ—

ｄａｎｄｙｅｘｅｃｕｔｉｏｎ．Ｈｏｗｅｖｅｒ，ｔｈｅｓｕｍＩＰＣｏｆｃｒｕｃｉａｌｊｏｂ

ａｎｄｃｏｍｍｏｎｊｏｂｏｆＤＳＡｍｏｄｅｏｕｔｐｅｒｆｏｒｍＳＭＴ—Ｓｉｎｇｌｅ

维普资讯

ＪｏｕｒｎａｌｏｆＨａｒｂｉｎＩｎｓｔｉｔｕｔｅｏｆＴｅｃｈｎｏｌｏｇｙ（ＮｅｗＳｅｒｉｅｓ），Ｖｏ１．１４，Ｎｏ．１，２００７

ｆｏｒｍｏｓｔｂｅｎｃｈｍａｒｋｓ．ＯＨａｖｅｒａｇｅｂｙ９．６％ｆｏｒＴＲＳＴＲ—

ＤＳＡ—Ｔｅｓｔｌａｎｄ２１．５％ｆ０ｒＴＲＳＴＲ—ＤＳＡ—Ｔｅｓｔ２ｒｅ—

ｓｐｅｃｔｉｖｅｌｙ．

４Ｃ：ｏｎｃｌｕｓｉｏｎ

Ｔｒｅｍｅｎｄｏｕｓａｍｏｕｎｔｏｆｔｒａｎｓｉｓｔｏｒｓｍａｋｅｉｔｍｏｒｅ

ｆｅａｓｉｂｌｅｔｏｉｎｔｅｇｒａｔｅｍｕｌｔｉｐｌｅｐｒｏｃｅｓｓｏｒｃｏｒｅｓａｎｄｔｏｉｍ—

ｐｌｅｍｅｎｔｍｕｈｉｔｈｒｅａｄｅｄｅｎｖｉｒｏｎｍｅｎｔｏｎａｓｉｎｇｌｅｃｈｉｐ．

Ａｓａｈｉｇｈｐｅｒｆｏｒｍａｎｃｅｆａｕｈ—ｔｏｌｅｒａｎｔａｒｃｈｉｔｅｃｔｕｒｅ，

ＴＲＳＴＲｂｅｈａｖｅｓｂｏｔｈｌｉｋｅａｃｏｎｖｅｎｔｉｏｎａｌＳＭＴａｎｄａ

ＳＲＴ，ｃｏｍｂｉｎｉｎｇｔｈｅｆａｕｌｔｃｏｖｅｒａｇｅｏｆｌｏｃｋｓｔｅｐｗｉｔｈｔｈｅ

ｅｆｆｉｃｉｅｎｃｙｏｆＳＲＴ．Ｉｔｓｔｗｏｗｏｒｋｉｎｇｍｏｄｅｓａｒｅｉｎｔｅｒ—ｃｏｎ—

ｖｅｒｔｉｂｌｅ，ｍｅｅｔｉｎｇｄｉｆｆｅｒｅｎｔｓｐｅｅｄａｎｄｆａｕｌｔｃｏｖｅｒａｇｅｒｅ—

ｑｕｉｒｅｍｅｎｔｓａｔｗｉｌ１．Ｔｈｅｉｎｖｏｌｖｅｍｅｎｔｏｆｔｈｅａｒｂｉｔｒａｔｏｒ

ｃｏｎｔｅｘｔ．ａｓｗｅｌｌａｓｏｎｌｉｎｅｓｅ￣ｃｈｅｃｋｉｎｇａｎｄｒｅｃｏｎｆｉｇｕ—

ｒａｔｉｏｎａｂｉｌｉｔｙ，ｍａｋｅｓＴＲＳＴＲｍｏｒｅｆｌｅｘｉｂｌｅａｎｄｒｅｌｉａｂｌｅ

ｔｈａｎｉｔｓｐｒｅｄｅｃｅｓｓｏｒｓ．

Ｒｅｆｅｒｅｎｃｅｓ：

［１］Ａ１一ＡｓａａｄＨ，ＭｕｒｒａｙＢＴ，ＨａｙｅｓＪＰ．ＯｎｌｉｎｅＢＩＳＴｆｏｒｅｍ—

ｂｅｄｄｅｄｓｙｓｔｅｍｓ．ＩＥＥＥＤｅｓｉｇｎａｎｄＴｅｓｔｏｆＣｏｍｐｕｔｅｒｓ，

ｌ９９８，ｌ５（４）：ｌ７—２４．

［２］ＧａｉｓｌｅｒＪ．Ａｐｏｒｔａｂｌｅａｎｄｆａｕｌｔ—ｔｏｌｅｒａｎｔｍｉｃｒｏｐｒｏｃｅｓｓｏｒｂａｓｅｄ

ｏｎｔｈｅＳＰＡＲＣＶ８ａｒｃｈｉｔｅｃｔｕｒｅ．ＰｒｏｃｏｆｔｈｅＩｎｔ’ｌＣｏｎｆｏｎ

ＤｅｐｏｎｄａｂｌｅＳｙｓｔｅｍｓａｎｄＮｅｔｗｏｒｋｓ．Ｗａｓｈｉｎｇｔｏｎ，ＤＣ：

ＩＥＥＥ，２００２．４Ｏ９—４１５．

［３］ＲｕｂｉｎｆｅｌｄＰ．Ｍａｎａｇｉｎｇｐｒｏｂｌｅｍｓａｔｈｉｇｈｓｐｅｅｄ．ＩＥＥＥＣｏｍ—

ｐｕｔｅｒ，ｌ９９８，３ｌ（１）：４７—４８．

［４］ＳｉｅｇｅｌＴＪ．ＩＢＭ，ｓＳ／３９０Ｇ５ｍｉｃｒｏｐｒｏｃｅｓｓｏｒｄｅｓｉｇｎ．ＩＥＥＥ

Ｍｉｃｒｏ，ｌ９９９，ｌ９（２）：ｌ２—２３．

『５］ＲｅｉｎｈａｒｄｔＳＫ，ＭｕｋｈｅｒｊｅｅＳＳ．Ｔｒａｎｓｉｅｎｔｆａｕｌｔｄｅｔｅｃｔｉｏｎ

ｖｉａｓｉｍｕｌｔａｎｅｏｕｓｍｕｈｉｔｈｒｅａｄｉｎｇ．Ｐｒｏｃｏｆ２７ｔｈＡｎｎｕａｌＩｎｔ’ｌ

ＳｙｍｐｏｎＣｏｍｐｕｔｅｒＡｒｃｈｉｔｅｃｔｕｒｅ．Ｖａｎｃｏｕｖｅｒ：ＩＥＥＥ，２０００．

２５—３６．

［６］ＲｏｔｅｎｂｅｒｇＥ．ＡＲ・ＳＭＴ：ａｍｉｃｒｏａｒｃｈｉｔｅｃｔｕｒａｌａｐｐｒｏａｃｈｔｏ

ｆａｕｌｔｔｏｌｅｒａｎｃｅｉｎｍｉｃｒｏｐｒｏｃｅｓｓｏｒｓ．Ｐｒｏｃｏｆ２９ｔｈＦａｕｌｔ—Ｔｏｌｅｒ—

ａｎｔＣｏｍｐｕｔｉｎｇＳｙｍｐｏｓｉｕｍ．Ｍａｄｉｓｏｎ：ＩＥＥＥ．１９９９．８４—

９１．

［７］ＴｕｌｌｓｅｎＤＭ，ＥｇｇｅｒｓＳＪ，ＬｅｖｙＨＭ．Ｓｉｍｕｌｔａｎｅｏｕｓｍｕｌ・

ｔｉｔｈｒｅａｄｉｎｇ：ｍａｘｉｍｉｚｉｎｇｏｎ・ｃｈｉｐｐａｒａｌｌｅｌｉｓｍ．Ｐｒｏｃｏｆ２２ｎｄ

ＡｎｎｕａｌＩｎｔｅ’ｌＳｙｍｐｏｎＣｏｍｐｕｔｅｒＡｒｃｈｉｔｅｃｔｕｒｅ．ＳａｎｔａＭａｒ￣

ｇｈｅｒｉｔａＬｉｇｎｒｅ：ＡＣＭ，１９９５．３９２—４０３．

［８］ＡｕｓｔｉｎＴ，Ｌａｌ＇ｓｏｎＥ，ＥｒｎｅｓｔＤ．Ｓｉｍｐｌｅｓｃａｌａｒ：ａｎｉｎｆｆａｓｔｒｕｃ—

ｔｕｒｅｆｏｒｃｏｍｐｕｔｅｒｓｙｓｔｅｍｍｏｄｅｌｉｎｇ．ＩＥＥＥＣｏｍｐｕｔｅｒ，２００２，

３５（２）：５９—６７．

维普资讯

本文发布于:2022-12-27 04:14:17，感谢您对本站的认可！

本文链接：http://www.wtabcd.cn/fanwen/fan/90/38036.html

上一篇：我将永远爱你

下一篇：alternatively

标签：performance a

留言与评论（共有 0 条评论）