单片机英文参考文献

单片机基础外文翻译参考文献

单片机基础外文翻译参考文献

(文档含中英文对照即英文原文和中文翻译)

原文:

FundamentalsofSingle-chipMicrocomputer

acintoshJournal

Abstract

Thesingle-chipmicrocomputeristheculminationofboththe

developmentofthedigitalcomputerandtheintegratedcircuit

arguablythetowmostsignificantinventionsofthe20thcentury.

Thetowtypesofarchitecturearefoundinsingle-chip

单片机基础外文翻译参考文献

ploythesplitprogram/datamemoryofthe

Harvardarchitecture,showninFig.3-5A-1,othersfollowthe

philosophy,widelyadaptedforgeneral-purpocomputersand

microprocessors,ofmakingnologicaldistinctionbetweenprogram

anddatamemoryasinthePrincetonarchitecture.

Ingeneraltermsasingle-chipmicrocomputerischaracterized

bytheincorporationofalltheunitsofacomputerintoasingle

device.

Keyword:Single-chipMicrocomputerROMRAMProgrammingAlgorithm

Features

•CompatiblewithMCS-51™Products

•4KBytesofIn-SystemReprogrammableFlashMemory

–Endurance:1,000Write/EraCycles

•FullyStaticOperation:0Hzto24MHz

•Three-levelProgramMemoryLock

•128x8-bitInternalRAM

•32ProgrammableI/OLines

•Two16-bitTimer/Counters

•SixInterruptSources

•ProgrammableSerialChannel

•Low-powerIdleandPower-downModes

Description

TheAT89C51isalow-power,high-performanceCMOS8-bitmicrocomputerwith

4KbytesofFlashprogrammableanderasablereadonlymemory(PEROM).Thedeviceis

manufacturedusingAtmel’shigh-densitynonvolatilememorytechnologyand

is

on-chipFlashallowstheprogrammemorytobereprogrammedin-systemorbya

iningaversatile8-bitCPUwith

Flashonamonolithicchip,theAtmelAT89C51isapowerfulmicrocomputerwhich

providesahighly-flexibleandcost-effectivesolutiontomanyembeddedcontrol

单片机基础外文翻译参考文献

89C51providesthefollowingstandardfeatures:4KbytesofFlash,

128bytesofRAM,32I/Olines,two16-bittimer/counters,afivevectortwo-level

interruptarchitecture,afullduplexrialport,

addition,theAT89C51isdesignedwithstaticlogicforoperationdowntozerofrequency

eModestopstheCPU

whileallowingtheRAM,timer/counters,rialportandinterruptsystemtocontinue

er-downModesavestheRAMcontentsbutfreezestheoscillator

disablingallotherchipfunctionsuntilthenexthardwareret.

PinConfigurations

单片机基础外文翻译参考文献

BlockDiagram

PinDescription

VCC

单片机基础外文翻译参考文献

Supplyvoltage.

GND

Ground.

Port0

Port0isan8-bitopen-drainbi-directionalI/tputport,eachpincan

1sarewrittentoport0pins,thepinscanbeudas

highimpedanceinputs.

Port0mayalsobeconfiguredtobethemultiplexedloworderaddress/databus

modeP0has

internalpullups.

Port0alsoreceivesthecodebytesduringFlashprogramming,andoutputsthecode

alpullupsarerequiredduringprogram

verification.

Port1

Port1isan8-bitbi-directionalI/t1output

bufferscansink/1sarewrittentoPort1pinstheyare

ts,Port1pinsthat

areexternallybeingpulledlowwillsourcecurrent(IIL)becauoftheinternal

1alsoreceivesthelow-orderaddressbytesduringFlashprogrammingand

verification.

Port2

Port2isan8-bitbi-directionalI/t2output

bufferscansink/1sarewrittentoPort2pinstheyare

ts,Port2pinsthat

areexternallybeingpulledlowwillsourcecurrent(IIL)becauoftheinternal

2emitsthehigh-orderaddressbyteduringfetchesfromexternalprogram

memoryandduringaccesstoexternaldatamemorythatu16-bitaddress(MOVX

@DPTR).Inthisapplication,

accesstoexternaldatamemorythatu8-bitaddress(MOVX@RI),Port2emits

2alsoreceivesthehigh-order

单片机基础外文翻译参考文献

addressbitsandsomecontrolsignalsduringFlashprogrammingandverification.

Port3

Port3isan8-bitbi-directionalI/t3output

bufferscansink/1sarewrittentoPort3pinstheyare

ts,Port3pinsthat

areexternallybeingpulledlowwillsourcecurrent(IIL)3

alsorvesthefunctionsofvariousspecialfeaturesoftheAT89C51aslistedbelow:

Port3alsoreceivessomecontrolsignalsforFlashprogramming

andverification.

ALE/PROG

AddressLatchEnableoutputpulforlatchingthelowbyteoftheaddressduring

nisalsotheprogrampulinput(PROG)during

aloperationALEimittedataconstantrateof1/6the

oscillatorfrequency,,

however,

desired,e

bitt,i,thepinis

gtheALE-disablebithasnoeffectifthemicrocontrollerisin

externalexecutionmode.

PSEN

单片机基础外文翻译参考文献

e

AT89C51ixecutingcodefromexternalprogrammemory,PSENisactivatedtwice

eachmachinecycle,exceptthattwoPSENactivationsareskippedduringeachaccessto

externaldatamemory.

EA/VPP

bestrappedtoGNDinordertoenablethedevice

tofetchcodefromexternalprogrammemorylocationsstartingat0000Hupto

,however,thatiflockbit1isprogrammed,EAwillbeinternallylatched

nalso

receivesthe12-voltprogrammingenablevoltage(VPP)duringFlashprogramming,for

partsthatrequire12-voltVPP.

XTAL1

Inputtotheinvertingoscillatoramplifierandinputtotheinternalclockoperating

circuit.

XTAL2

Outputfromtheinvertingoscillatoramplifier.

OscillatorCharacteristics

XTAL1andXTAL2aretheinputandoutput,respectively,ofaninvertingamplifier

whichcanbeconfiguredforuasanon-chiposcillator,a

ethedevicefromanexternal

clocksource,XTAL2shouldbeleftunconnectedwhileXTAL1isdrivenasshownin

renorequirementsonthedutycycleoftheexternalclocksignal,since

theinputtotheinternalclockingcircuitryisthroughadivide-by-twoflip-flop,but

minimumandmaximumvoltagehighandlowtimespecificationsmustbeobrved.

IdleMode

Inidlemode,theCPUputsitlftosleepwhilealltheonchipperipheralsremain

tentoftheon-chipRAMandallthe

emodecanbe

ldbenotedthatwhen

idleisterminatedbyahardwareret,thedevicenormallyresumesprogram

单片机基础外文翻译参考文献

execution,fromwhereitleftoff,uptotwomachinecyclesbeforetheinternalret

-chiphardwareinhibitsaccesstointernalRAMinthivent,

inatethepossibilityofanunexpected

writetoaportpinwhenIdleisterminatedbyret,theinstructionfollowingtheonethat

invokesIdleshouldnotbeonethatwritestoaportpinortoexternalmemory.

atorConnections

alClockDriveConfiguration

Power-downMode

单片机基础外文翻译参考文献

Inthepower-downmode,theoscillatorisstopped,andtheinstructionthatinvokes

-chipRAMandSpecialFunction

yexit

edefinestheSFRsbutdoesnotchangethe

etshouldnotbeactivatedbeforeVCCisrestoredtoitsnormal

operatinglevelandmustbeheldactivelongenoughtoallowtheoscillatortorestartand

stabilize.

ProgramMemoryLockBits

Onthechiparethreelockbitswhichcanbeleftunprogrammed(U)orcanbe

programmed(P)ckbit

1isprogrammed,

deviceispoweredupwithoutaret,thelatchinitializestoarandomvalue,andholds

cessarythatthelatchedvalueofEAbein

agreementwiththecurrentlogiclevelatthatpininorderforthedevicetofunction

properly.

ProgrammingtheFlash

TheAT89C51isnormallyshippedwiththeon-chipFlashmemoryarrayinthe

eradstate(thatis,contents=FFH)gramming

interfaceacceptitherahigh-voltage(12-volt)oralow-voltage(VCC)programenable

-voltageprogrammingmodeprovidesaconvenientwaytoprogramthe

单片机基础外文翻译参考文献

AT89C51insidetheur’ssystem,whilethehigh-voltageprogrammingmodeis

89C51

isship

respectivetop-sidemarkinganddevicesignaturecodesarelistedinthefollowingtable.

TheAT89C51codememoryarrayisprogrammedbyte-bybyteineither

ramanynonblankbyteintheon-chipFlashMemory,the

entirememorymustbeeradusingtheChipEraMode.

ProgrammingAlgorithm:BeforeprogrammingtheAT89C51,theaddress,data

andcontrolsignalsshouldbetupaccordingtotheFlashprogrammingmodetableand

ramtheAT89C51,takethefollowingsteps.

hedesiredmemorylocationontheaddresslines.

heappropriatedatabyteonthedatalines.

tethecorrectcombinationofcontrolsignals.

A/VPPto12Vforthehigh-voltageprogrammingmode.

LE/

steps1

through5,changingtheaddressanddatafortheentirearrayoruntiltheendoftheobject

fileisreached.

DataPolling:TheAT89C51featuresDataPollingtoindicatetheendofawrite

awritecycle,anattemptedreadofthelastbytewrittenwillresultinthe

ewritecyclehasbeencompleted,true

dataarevalidonalloutputs,llingmaybeginany

timeafterawritecyclehasbeeninitiated.

Ready/Busy:Theprogressofbyteprogrammingcanalsobemonitoredbythe

单片机基础外文翻译参考文献

RDY/BSYoutputsignal.P3.4ispulledlowafterALEgoeshighduringprogrammingto

indicateBUSY.P3.4ispulledhighagainwhenprogrammingisdonetoindicate

READY.

ProgramVerify:IflockbitsLB1andLB2havenotbeenprogrammed,the

programmedcodedatacanbereadbackviatheaddressanddatalinesforverification.

cationofthelockbitsisachievedby

obrvingthattheirfeaturesareenabled.

ChipEra:TheentireFlasharrayiradelectricallybyusingtheproper

combinationofcontrolsignalsandbyholdingALE/e

arrayiswrittenwithall“1”peraoperationmustbeexecutedbeforethecode

memorycanbere-programmed.

ReadingtheSignatureBytes:Thesignaturebytesarereadbythesameprocedure

asanormalverificationoflocations030H,031H,and032H,exceptthatP3.6andP3.7

uesreturnedareasfollows.

(030H)=1EHindicatesmanufacturedbyAtmel

(031H)=51Hindicates89C51

(032H)=FFHindicates12Vprogramming

(032H)=05Hindicates5Vprogramming

ProgrammingInterface

EverycodebyteintheFlasharraycanbewrittenandtheentirearraycanbeerad

单片机基础外文翻译参考文献

teoperationcycleis

lftimedandonceinitiated,or

programmingvendorsofferworldwidesupportfortheAtmelmicrocontrollerries.

Pleacontactyourlocalprogrammingvendorfortheappropriatesoftwarerevision.

单片机基础外文翻译参考文献

译文:

单片机基础

摘要：单片机是电脑和集成电路发展的巅峰，有据可查的是它们也是20世纪最

意义的两大发明。

这两种特性在单片机中得到了充分的体现。一些厂家用这两种特性区分程序存

储器和数据存储器在硬件中的特性，依据同样的原理广泛的适用于一般目的的电脑

和微电脑，一些厂家在程序内存和数据内存之间不区分，像普林斯顿特性。

关键字：单片机只读存贮器随机存取存储器编程方法

AT89C51

主要性能参数：

与MCS-51产品指令系统完全兼容

4K字节可重檫写Flash闪速存储器

1000次檫写周期

全静态操作：0HZ-24MHZ

三级加密程序存储器

128*8字节内部RAM

32个可编程I/O口线

2个16位定时/记数器

6个中断源

可编程串行UART通道

低功耗空闲和掉电模式

功能特性概述：

AT89C51提供以下标准功能：4K字节Flash闪速存储器，128字节内部RAM，

32个I/O口线，两个16位定时/记数器，一个5向量两级中断结构，一个全双工串

行通信口，片内振荡器及时钟电路。同时，AT89C51可降至0HZ的静态逻辑操作，

并支持两种软件可选的节电工作模式。空闲方式停止CPU的工作，但允许RAM，

定时/记数器，串行通信口及中断系统继续工作。掉电方式保存RAM中的内容，但

振荡器停止工作直到下一个硬件复位。

AT89C51是美国ATMEL公司生产的低电压，高性能CMOS8位单片机，片内含

单片机基础外文翻译参考文献

4kbytes的可反复擦写的只读程序存储器（PEROM）和128bytes的随机存取数据存

储器（RAM），器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标

准MCS-51指令系统，片内置通用8位中央处理器（CPU）和Flash存储单元，功能强

大AT89C51单片机可为您提供许多高性价比的应用场合，可灵活应用于各种控制领

域。

单片机基础外文翻译参考文献

AT89C51方框图

单片机基础外文翻译参考文献

引脚功能说明

·Vcc：电源电压

·GND：地

·P0口：P0口是一组8位漏极开路型双向I／O口，也即地址／数据总线

复用口。作为输出口用时，每位能吸收电流的方式驱动8个TTL逻辑门电路，对端口

写“1”可作为高阻抗输入端用。在访问外部数据存储器或程序存储器时，这组口

线分时转换地址（低8位）和数据总线复用，在访问期间激活内部上拉电阻。在FIash

编程时，P0口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接

上拉电阻。

·P1口：P1是一个带内部上拉电阻的8位双向I／O口，P1的输出缓冲级可驱

动（吸收或输出电流）4个TTL逻辑门电路。对端口写“1”，通过内部的上拉电阻

把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻，

某个引脚被外部信号拉低时会输出一个电流（IIL）。FIash编程和程序校验期间，

P1接收低8位地址。

·P2口：P2是一个带有内部上拉电阻的8位双向I／O口，P2的输出缓冲级可

单片机基础外文翻译参考文献

驱动（吸收或输出电流）4个TTL逻辑门电路。对端口写“1”，通过内部的上拉电

阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为内部存在上拉电阻，

某个引脚被外部信号拉低时会输出一个电流（IIL）。在访问外部程序存储器或16

位地址的外部数据存储器（例如执行MOVX@DPTR指令）时，P2口送出高8位地址

数据。在访问8位地址的外部数据存储器（如执行MOVX@RI指令）时，P2口线

上的内容（也即特殊功能寄存器（SFR）区中R2寄存器的内容），在整个访问期间

不改变。Flash编程或校验时，P2亦接收高位地址和其它控制信号

·P3口：P3口是一组带有内部上拉电阻的8位双向I／O口。P3口输出缓

冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对P3口写入“1”时，它们

被内部上拉电阻拉高并可作为输入端口。作输入端时，被外部拉低的P3口将用上

拉电阻输出电流（IIL）。

P3口除了作为一般的I／O口线外，更重要的用途是它的第二功能，如下表

所示：

P3口还接收一些用于Flash闪速存储器编程和程序校验的控制信号。

·RST：复位输入。当振荡器工作时，RST引脚出现两个机器周期以上高电

平将使单片机复位。

·ALE／PROG：当访问外部程序存储器或数据存储器时，ALE（地址锁

存允许）输出脉冲用于锁存地址的低8位字节。即使不访问外部存储器，ALE仍以

单片机基础外文翻译参考文献

时钟振荡频率的l／6输出固定的正脉冲信号，因此它可对外输出时钟或用于定时目

的。要注意的是：每当访问外部数据存储器时将跳过一个ALE脉冲。对Flash存储器

编程期间，该引脚还用于输入编程脉冲（PROG）。如有必要，可通过对特殊功能

寄存器（SFR）区中的8EH单元的DO位置位，可禁止ALE操作。该位置位后，只

有一条MOVX和MOVC指令ALE才会被激活。此外，该引脚会被微弱拉高，单片机

执行外部程序时，应设置ALE无效。

·PSEN：程序储存允许（PSEN）输出是外部程序存储器的读选通信号，当

AT89C51由外部程序存储器取指令（或数据）时，每个机器周期两次PSEN有效，

即输出两个脉冲。在此期间，当访问外部数据存储器，这两次有效的PSEN信号出

现。

·EA／VPP：外部访问允许。欲使CPU仅访问外部程序存储器（地址为0000H

—FFFFH），EA端必须保持低电平（接地）。需注意的是：如果加密位LB1被编程，

复位时内部会锁存EA端状态。如EA端为高电平（接VCC端），CPU则执行内部程

序存储器中的指令。Flash存储器编程时，该引脚加上+12V的编程允许电源Vpp，当

然这必须是该器件是使用12V编程电压Vpp。

·XTAL1：振荡器反相放大器的及内部时钟发生器的输入端。

·XTAL2：振荡器反相放大器的输出端。

·时钟振荡器：

AT89C5l中有一个用于构成内部振荡器的高增益反相放大器，引脚XTAL1

和XTAL2分别是该放大器的输入端和输出端。这个放大器与作为反馈元件的片外

石英晶体或陶瓷谐振器一起构成自激振荡器，振荡电路参见图5。外接石英晶体（或

陶瓷谐振器）及电容C1、C2接在放大器的反馈回路中构成并联振荡电路。对外接电

容C1、C2虽然没有十分严格的要求，但电容容量的大小会轻微影响振荡频率的高低、

振荡器工作的稳定性、起振的难易程序及温度稳定性，如果使用石英晶体，我们推

荐电容使用30pF±10pF，而如使用陶瓷谐振器建议选择40pF±10F。用户也可以采

用外部时钟。采用外部时钟的电路如图5右图所示。这种情况下，外部时钟脉冲接

到XTAL1端，即内部时钟发生器的输入端，XTAL2则悬空。

单片机基础外文翻译参考文献

图1

石英晶体时：C1，C2＝30pF±10pF

陶瓷滤波器：C1，C2＝40pF±10pF

内部振荡电路

图2

外部时钟驱动电路

由于外部时钟信号是通过一个2分频触发器后作为内部时钟信号的，所以对

外部时钟信号的占空比没有特殊要求，但最小高电平持续时间和最大的低电平持续

时间应符合产品技术条件的要求。

·空闲节电模式：

AT89C51有两种可用软件编程的省电模式，它们是空闲模式和掉电工作模

式。这两种方式是控制专用寄存器PCON（即电源控制寄存器）中的PD（PCON.1）

和IDL（PCON.0）位来实现的。PD是掉电模式，当PD=1时，激活掉电工作模式，

单片机进入掉电工作状态。IDL是空闲等待方式，当IDL=1，激活空闲工作模式，单

单片机基础外文翻译参考文献

片机进入睡眠状态。如需同时进入两种工作模式，即PD和IDL同时为1，则先激活

掉电模式。在空闲工作模式状态，CPU保持睡眠状态而所有片内的外设仍保持激活

状态，这种方式由软件产生。此时，片内RAM和所有特殊功能寄存器的内容保持不

变。空闲模式可由任何允许的中断请求或硬件复位终止。终止空闲工作模式的方法

有两种，其一是任何一条被允许中断的事件被激活，IDL（PCON.0）被硬件清除，

即刻终止空闲工作模式。程序会首先响应中断，进入中断服务程序，执行完中断服

务程序并紧随RETI（中断返回）指令后，下一条要执行的指令就是使单片机进入空

闲模式那条指令后面的一条指令。其二是通过硬件复位也可将空闲工作模式终止。

需要注意的是，当由硬件复位来终止空闲工作模式时，CPU通常是从激活空闲模

式那条指令的下一条指令开始继续执行程序的，要完成内部复位操作，硬件复位脉

冲要保持两个机器周期（24个时钟周期）有效，在这种情况下，内部禁止CPU访问

片内RAM，而允许访问其它端口。为了避免可能对端口产生意外写入，激活空闲模

式的那条指令后一条指令不应是一条对端口或外部存储器的写入指令。

·掉电模式：

在掉电模式下，振荡器停止工作，进入掉电模式的指令是最后一条被执行

的指令，片内RAM和特殊功能寄存器的内容在终止掉电模式前被冻结。退出掉电

模式的唯一方法是硬件复位，复位后将重新定义全部特殊功能寄存器但不改变RAM

中的内容，在Vcc恢复到正常工作电平前，复位应无效，且必须保持一定时间以使

振荡器重启动并稳定工作。

·程序存储器的加密：

AT89C51可使用对芯片上的3个加密位LB1、LB2、LB3进行编程（P）或

不编程（U）来得到如下表所示的功能加密位保护功能表：

单片机基础外文翻译参考文献

当加密位LB1被编程时，在复位期间，EA端的逻辑电平被采样并锁存，如

果单片机上电后一直没有复位，则锁存起的初始值是一个随机数，且这个随机数会

一直保存到真正复位为止。为使单片机能正常工作，被锁存的EA电平值必须与该

引脚当前的逻辑电平一致。此外，加密位只能通过整片擦除的方法清除。

·Flash闪速存储器的编程：

AT89C51单片机内部有4k字节的FlashPEROM，这个Flash存储阵列出厂

时已处于擦除状态（即所有存储单元的内容均为FFH），用户随时可对其进行编程。

编程接口可接收高电压（+12V）或低电压（Vcc）的允许编程信号。低电压编程模

式适合于用户在线编程系统，而高电压编程模式可与通用EPROM编程器兼容。

AT89C51单片机中，有些属于低电压编程方式，而有些则是高电压编程方式，用户

可从芯片上的型号和读取芯片内的名字节获得该信息，见下表。

AT89C51的程序存储器阵列是采用字节写入方式编程的，每次写入一个字

节，要对整个芯片内的PEROM程序存储器写入一个非空字节，必须使用片擦除的

方式将整个存储器的内容清除。

单片机基础外文翻译参考文献

·编程方法：

编程前，须按表6和图6所示设置好地址、数据及控制信号。编程单元的地

址加在P1口和P2口的P2.0－P2.3（11位地址范围为0000H－0FFFH），数据从P0口输

入，引脚P2.6、P2.7和P3.6、P3.7的电平设置见表6，PSEN为低电平，RST保持高电

平，EA／Vpp引脚是编程电源的输入端，按要求加上编程电压，ALE／PROG引脚

输入编程脉冲（负脉冲）。编程时，可采用4－20MHz的时钟振荡器，AT89C51编

程方法如下：

1．在地址线上加上要编程单元的地址信号。

2．在数据线上加上要写入的数据字节。

3．激活相应的控制信号。

4．在高电压编程方式时，将EA／Vpp端加上+12V编程电压。

5．每对Flash存储阵列写入一个字节或每写入一个程序加密位，加上一个

ALE／PROG编程脉冲。改变编程单元的地址和写入的数据，重复1—5步骤，直到

全部文件编程结束。每个字节写入周期是自身定时的，通常约为1.5ms。

·数据查询：

AT89C51单片机用数据查询方式来检测一个写周期是否结束，在一个写周

期中，如需读取最后写入的那个字节，则读出的数据的最高位（P0.7）是原来写入

字节最高位的反码。写周期完成后，有效的数据就会出现在所有输出端上，此时，

可进入下一个字节的写周期，写周期开始后，可在任意时刻进行数据查询。

·Ready／Busy：字节编程的进度可通过RDY／BSY输出信号监测，编程期

间，ALE变为高电平“H”后P3.4（RDY／BSY）端电平被拉低，表示正在编程状

态（忙状态）。编程完成后，P3.4变为高电平表示准备就绪状态。

·程序校验：如果加密位LB1、LB2没有进行编程，则代码数据可通过地址

和数据线读回原编写的数据，采用下图的电路，程序存储器的地址由P1和P2口的

P2.0－P2.3输入，数据由P0口读出，P2.6、P2.7和P3.6、P3.7的控制信号见表，PSEN

保持低电平，ALE、EA和RST保持高电平。校验时，P0口须接上10k左右的上拉电

阻。

Flash存储器编程真值表

单片机基础外文翻译参考文献

注：片擦除操作时要求PROG脉冲宽度为10ms

编程电路

校验电路

单片机基础外文翻译参考文献

·AT89C51的极限工作参数

单片机基础外文翻译参考文献

单片机基础外文翻译参考文献