layout是什么意思

选择

NMOS器件的衬底是型半导体。（B）

A.N型B.P型

C.本征型D.耗尽型

N型半导体材料的迁移率比P型半导体材料的迁移率（C）

A.相等B.小

C.大D.不确定

在layout中给金属线加线名标注，即用lable按schematic的Pin的要求对所要标

注的金属线进行说明，通常对metal1层加Pin的标注是用下列层次中的哪一层？

（b）

1txtlayer

2txtlayer

在集成电路版图设计中，via1层通常是用来做第一层金属层和下列哪些层次的通

孔层的？（A）

在集成电路版图设计中，如果想插入一个器件或单元，请问用哪个快捷键？

（C）

.c

.k

在集成电路版图设计中，如果想把画过的尺子清除掉，请问用哪个快捷键？

（D）

.k

在一个一般的制程中，下列材料集成电阻，方块电阻最大的是（B）

A.扩散电阻B.阱电阻

C.多晶硅电阻D.铝层连线电阻

下列关于保护环的说法不正确的是。（D）

A.保护环的目的是给衬底或阱提供均匀的偏置电压。

B.保护环可以接在VDD或GND上。

C.保护环可以减少衬底耦合噪声对敏感电路的影响。

D.保护环无助于闩锁效应的避免。

设计模拟版图时，要考虑的问题比作数字版图多，下列哪个方面不要考虑？

（a）

A.面积要小B．寄生效应（parasitics）

C．对称（matching）D．噪声问题（noiissues）

关于集成电路中的无源器件说法不正确的是。（C）

A.集成电路无法高效的实现高值无源器件。

B．要精确实现某一特定阻值的电阻几乎是不可能的。

C．由于制造工艺的偏差，无源器件的比例容差（RatioTolerance）也必定很大。

D．尽管存在制造工艺上的偏差，但是无源器件的比例容差（RatioTolerance）可

以控制在很小的范围内。

PMOS器件的衬底是型半导体。（A）

A.N型B.P型

_contactD.都不需要

要想将版图中的金属2与金属1实现电连接，需要在它们之间加上（A）

_contact

_contactD.不确定

MOS晶体管是一种控制器件。（A）

A.电压B.电流

C.电阻D.电容

即使版图中晶体管的尺寸与所对应的线路图完全一致，仿真的结果依然会有差异，

主要的原因是？（A）

A.版图仿真时参数选择上考虑了寄生效应。

B.晶体管的性能与尺寸无关。

C.实际是相同的，只是仿真的结果有误差。

D.上述原因都不对。

CMOS与非门中NMOS管是串联的，而PMOS管是的。（A）

A.并联B.串联

C.先串后并D.先并后串

MOS管共用有源区的好处是减少。（A）

A.面积B.功耗

C.体电阻D.电流

在版图编辑过程中，不可以用做连接线的图层是。（A）

2

根据版图设计规则中的最小宽度，可以确定器件最小沟道长度。

（B）

2

版图设计规则，原因是器件的几何图形受加工精度的限制，物理学上对器件图形

大小和也有要求。（C）

A.精度B．形状

C．间距D．层次

在设计CMOS传输门电路版图时，NMOS晶体管的衬底是要接。

（B）

A.电路最高电平B．电路最低电平

C．电路高、低电平之间D．任意电平

填空

1.版图可靠性，主要目的是：避免天线效应，防止闩锁效应，静电放电ESD保

护。

2.某种工艺称为0.35umMixedSignal2P4MPolycide3.3VProcess，请判断其特征

尺寸为0.35um，互连层共有6层，适合（适合或不适合）

于设计模拟电路。

3.在mwell上画pmos器件时需要在nwell上加n+接触孔，并用金

属线把这个n+接触孔与nwell内的最高电位相连接。

晶体管是有源端器件。

5.有一种称为0.13um2P5MCMOS单阱工艺，它的特征线宽为

0.13um，互连层共有7层，其电路类型为CMOS。

6.N阱CMOS工艺中，之所以要将衬底接GND、阱接到电源上，是因为保

证PN结反偏，使MOS器件能够正常工作。

工艺中集成电路中的电阻主要有扩散电阻井电阻多晶硅电阻

8.元素周期表中一些元素（如硅锗）的电学特性介于金属与非非金属之间，叫做

半导体。

的含义是指：版图。

10.电路图与版图结果对比是LVS。

判断

1.衬底或阱也被称为MOS晶体管的体（body或bulk）。（Y）

2.在n阱CMOS工艺中，为保证电路功能，n阱要接在电路的最低电位。（N）

3.光刻胶显影后，光照区域的光刻胶被去掉了，这个过程被称作为负胶处理。（N）

倒相器版图中，需要在P型衬底中部分放置P有源区的原因是：与N

阱中的N有源区相互对称。（N）

与非门电路中，要求所有PMOS和NMOS管的衬底都接在电路最高电

位。（N）

6.多晶硅栅自对准工艺，是CMOS集成电路中很少采用的工艺。（N）

7.并不是所有的LVS的错误都会造成版图功能上的错误。（Y）

8.在Virtuosolayout的快捷键命令中，f是fit整个layout画面的意思，那么m

是移动一个图形的意思。（Y）

9.通常来说，电路版图仿真结果与电路线路仿真结果是一致的。（N）

倒相器版图中，需要在N阱中放置N有源区的原因是将PMOS管的衬

底接地。（Y）

1.n阱除了可以用于制作PMOS晶体管外，还可以用来做电阻。（Y）

2.设计中采用的晶体管最小尺寸，取决于选择制作IC的生产线的工艺水平。

（Y）

3.版图中的active是指晶体管的有源区。（Y）

是将IC线路图的Schematicnetlist与IC版图的Layoutnetlist进行对比，

通常不仅要求晶体管的数目、类型与电连接完全一致，也要求对应晶体管尺寸完

全一致。（Y）

与非门电路中，进行版图编辑时，通常电源线的金属宽度比一般金属

宽度要窄。（N）

6.在进行版图设计时，通常在电源线上走多晶硅以节省芯片面积。（N）

7.两个并联的PMOS管，在版图设计上可以共用一个P区，这个P区的作用是一

个PMOS管的漏，同时还是另一个PMOS管的源。（N）

8.在Virtuosolayout的快捷键命令中，f是fit整个layout画面的意思，那么r

是清除尺子的意思。（N）

9.光刻技术是集成电路制造中最关键的一道工序，随着集成电路的集成度越来

越高，特征尺寸越来越大对光刻的要求也越高。（N）

10.全CMOS电路中，NMOS管和PMOS管的数量是相等的。（Y）

简答

1.请简要介绍一下P阱CMOS工艺的工艺流程，并简要画出PMOS晶体管的剖

面图。

2.请解释“天线效应”，并且在版图设计中如何避免“天线效应”的方法？

3.请解释“ESD”，并且简要说明其可能造成的影响。

4.什么是版图设计？版图设计的依据有那些？

5.在较先进的CMOS工艺中，为什么采用多层布线，请说明原因？（5分）

6.讨论N型MOSFET的工作原理。（5分）

7.集成电路版图设计的重要性有哪些？（5分

8.集成电路版图的定义，内涵，实质？（10分）

版图设计的几何设计规则是什么？（5分）

综合

如下图所示的2：2的电阻版图布局结构，试简单分析下面三种布局结构的优缺

点。（10分）

叉指版图优点：增加电阻的匹配度，缺点:版图面积大

共质心版图优点：

缺点:版图面积大

增加陪元（Dummy)电阻、优点：

，使所有电阻周边环境相同。

Dummy电阻一般接地。缺点:版图面积大

2.在CMOS版图设计中如果版图绘制不当，会产生闩锁效应，导致芯片失效。

a）画出反相器的剖面图；

b）

c）

d）根据剖面图画出寄生的正反馈三极管（SCR）电路；

e）

f）

请写在版图设计时，如何避免闩锁效应的方法（至少3种）。

减小RW1和RS2.

方法:RW1是N阱到VDD之间的寄生电阻,使N阱就近与VDD连接并多打接触

孔可以减少该电阻.

RS2是衬底到GND之间的寄生电阻,应使每个NMOS管的衬底与GND良好

连接.

减小漏区面积,使C1和C2减小.

以上措施在标准单元版图中已经得到体现.

工艺方面的措施

适当增加衬底和阱的掺杂浓度,有利于减小寄生电阻.

3.请画出标准CMOS工艺中衬底NPN管的剖面图，并标注各个极。

4.

4、简要画出反相器的版图和剖面图（包含衬底接触）。