时分秒符号

..

.v.

电子电路综合实验设计报告

——多功能数字钟的设计

..

.v.

目录

目录2

一．实验目的3

二．设计要求3

三．总体设计概要3

四．单元电路设计4

4.1振荡器电路.....................................................................................................................4

4.2分频器电路.....................................................................................................................7

4.3时间计时单元的设计9

4.4译码与显示电路的设计13

4.5校时电路的设计15

4.6定时控制电路的设计17

4.7方案一整体电路图18

4.8模块接线图及仿真结果18

4.8.1用ＥＷＢ软件绘制的单元接线图18

4.8.2单元模块仿真21

4.8.3整体仿真22

五.测试结果分析23

六．面包板23

七．设计过程中出现的问题25

八.实验用到的器件25

..

.v.

一．实验目的

〔1〕加深对数字电子技术的理论知识的理解，结合实践进一步加深对单元电

路根本功能的掌握和应用。

〔2〕通过具体数字电路模型，掌握一种常用电子电路仿真的软件，使学生能

利用所学理论知识完成实际电路的设计、仿真和制作。

〔3〕掌握数字钟的根本知识以及所用数字钟相关芯片的功能及使用方法。

〔4〕了解面包板构造及其接线方法。

〔5〕熟悉数字钟电路的设计与制作。

二．设计要求

本课题是设计一个多功能数字钟，准确计时，以数字形式显示，时、分、

秒的时间；小时的计时要求为"12翻1〞，分和秒的计时要求为60进位。

三．总体设计概要

数字钟实际上是一个对标准频率〔1HZ〕进展计数的计数电路。由于计数的起始

时间不可能与标准时间〔如时间〕一致，故需要在电路上加一个校时电路，同时

标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字

钟。数字钟电路系统的组成方框图如下。

四．单元电路设计

4.1振荡器电路

芯片介绍：555定时器

引脚功能：

V

i1

〔TH〕：高电平触发端，简称高触发端，又称阈值端，标志为TH。

V

i2

〔TR〕：低电平触发端，简称低触发端，标志为TR。

..

.v.

V

CO

：控制电压端。

V

O

：输出端。

Dis：放电端。

Rd：复位端。

低触发：当输入电压V

i2

<

3

1V

CC

且V

i1

<

3

2V

CC

时，V

TR

=0，V

TH

=0，比较器C

2

输出为

低电平，C

1

输出为高电平，根本RS触发器的输入端S=0、R=1，使Q＝1，Q＝0，

经输出反相缓冲器后，V

O

＝1，T截止。这时称555定时器"低触发〞；

保持：假设V

i2

>

3

1V

CC

且V

i1

<

3

2V

CC

，那么V

TR

=1，V

TH

=0，S=R=1，根本RS触发

器保持，V

O

和T状态不变，这时称555定时器"保持〞。

高触发：假设V

i1

>

3

2V

CC

，那么V

TH

=1，比较器C

1

输出为低电平，无论C

2

输出何种

电平，根本RS触发器因R=0，使Q＝1，经输出反相缓冲器后，V

O

＝0；T导通。

这时称555定时器"高触发〞。

555定时器控制功能表

输入输出

555定时器内部构造

R5K

R5K

R5K

C1

C2

G1

G2

G3

Rd

Vi1

(TH)

Vi2

(TR)

VCC

T

Vco

R1

Vo

Vo'

Dis

Q

Q

S

R

.

.

TH

6

TR

2

Dis

7

V

C

C

8

R

d

4

Q

3

G

N

D

1

Vco

5

555

1234

5678

GNDTR

Vo

Rd

VcoTHDisVCC

555

.

.

(a)555的逻辑符号

(b)555的引脚排列

555定时器逻辑符

..

.v.

设计：

振荡器是数字钟的核心。振荡器的

稳定度及频率的准确度决定了数字钟

计时的准确程度，通常选用石英晶体

构成振荡器电路。一般来说，振荡器的

频率越高，计时精度越高。电路图如图。

本课程设计采取用555定时器构成的多谐振荡器。由555定时器和外接元件R1、R2、

C1构成多谐振荡器，脚2与脚6直接相连，如下列图。电路没有稳态，仅存在两个

暂稳态，电路亦不需要外加触发信号，利用电源通过R1、R2向C充电，以及C通

过R2向放电端Ct放电，使电路产生振荡。输出信号的时间参数是：

T＝tw1＋tw2，tw1＝0.7(R1＋R2)C，tw2＝0.7R2C

输出波形仿真图如下列图

4.2分频器电路

芯片介绍：

74LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，

又可以作五进制和十进制加法计数器。图17－3为74LS90引脚排列，表17－1为

功能表。

通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助

R0(1)、R0(2)对计数器清零，借助S9(1)、S9(2)将计数器置9。其具体功能详述如下：(1)

计数脉冲从CP1输入，QA作为输出端，为二进制计数器。(2)计数脉冲从CP2输

入，QDQCQB作为输出端，为异步五进制加法计数器。(3)假设将CP2和QA相连，

计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，那么构成异步8421码十

TH

TR

dR

V

O

Dis

×

<

3

2

V

CC

<

3

2

V

CC

>

3

2

V

CC

×

<

3

1

V

CC

>

3

1

V

CC

×

L

H

H

H

L

H

不变

L

导通

截止

不变

导通

..

.v.

进制加法计数器。(4)假设将CP1与QD相连，计数脉冲由CP2输入，QA、QD、

QC、QB作为输出端，那么构成异步5421码十进制加法计数器。(5)清零、置9

功能。a)异步清零当R0(1)、R0(2)均为"1〞；S9(1)、S9(2)中有"0〞时，实现异

步清零功能，即QDQCQBQA＝0000。b)置9功能当S9(1)、S9(2)均为"1〞；R0(1)、

R0(2)中有"0〞时，实现置9功能，即QDQCQBQA＝1001。

74LS90引脚排列图

74LS90功能表

设计：

分频器的功能主要有两个：一是产生标准秒脉冲信号；二是提供功能扩展电

路所需要的信号，如仿电台报时用的1KHz的高音频信号和500KHz的低音频信号

等。因此，可以选用3片我们较熟悉的中规模集成电路计数器74LS90可以完成上

述功能。因每片为1/10分频，3片级联那么可获得所需要的频率信号，即每1片

Q0端输出频率为500Hz,每2片Q3输出为10Hz，每3片的Q3端输出1Hz。

分频器设计电路

4.3时间计时单元的设计

方案一：

分和秒计数器：

分和秒计数器都是模数M=60的计数器，其计数规律为00—01—…—58—59—

00…选74LS92作为十位计数器，74LS90作为个位计数器，再将他们级联组成模数

M=60的计数器。

..

.v.

图1分秒计数器逻辑电路图

时计数器：

时计数器是一个"12翻1〞的特殊进制计数器，即当数字钟运行到12时59分59秒，

秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现

日常生活中习惯常用的计时规律。选用74LS191和74LS74。

图2时计数器逻辑电路图

方案二：

时计数器：

U5、U6分别为时计时电路的十位个位计时芯片，将CKB接Q0实现十进制

计数功能，两芯片的R0〔1〕相接、R0〔2〕相接，显示12时U6芯片的Q0输出高

电平接R0〔1〕，U5芯片的Q1、Q2要实现12翻1必须输出是3也就是0110，所以将

U5芯片的Q1、Q2接与门输出再接R0〔2〕实现对两个芯片的清零操作，但此时

仅仅是12翻0.为了实现12翻1必须在翻0的时候对U5芯片产生一个下降沿脉冲信

号，所以本电路采用将U5芯片的Q1、Q1接与门输出再和U6芯片的Q0相与，如图

1-6所示，然后与U5芯片的进位信号相或，输出接U5的进位脉冲端，这样就可以

..

.v.

实现在12翻0前的任何计时，第二个与门输出0，或门翻开，脉冲信号正常通过或

门进入U5的脉冲输入端，当要12翻0的时候，U5输出0110，U6输出0001，第二个

与门输出1将或门封锁，此时两个芯片清零或门那儿产生了一个1-0的下降进位脉

冲，使得U5此时变为1，实现了12翻1的功能。

选用两片74LS90

时计数器电路图

分秒计数器

芯片介绍：

74LS192芯片介绍：

74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有去除和置数

等功能，其引脚排列及逻辑符号如下所示：

图2-174LS192的引脚排列及逻辑符号

CPU为加计数时钟输入端，CPD为减计数时钟输入端。

LD为预置输入控制端，异步预置。

CR为复位输入端，高电平有效，异步去除。

CO为进位输出：1001状态后负脉冲输出，

BO为借位输出：0000状态后负脉冲输出。

74LS192的功能表如下表：

表2-174LS192功能表

设计：

74LS192为十进制计数器，TCU为进位端，其中一个74LS192和与门构成六进

制计数。当秒十位的74LS192计数至6〔0110〕时，与门发出清零信号使74LS192

..

.v.

清零。同时另一个74LS192也完成清零，这样就完成了60进制计数。秒和分的计

数器构造完全一样。当秒的十位在清零时也同时向分的个位发一个脉冲，使分加

1。

分秒计数器电路图

4.4译码与显示电路的设计

图3译码显示

当要求输出0-15时，消隐输入"BI〞应为高电平或开路；灭零输入"RBI〞和测试灯输入

"LT〞都必须在无效电平状态，即应为高电平。

LED显示器件有共阳极和共阴极两种。选用共阴极的5011A数码管作为

显示器件。

译码驱动也可选CD4511，BCD码输人。它的译码输出端为低电平有效，

可直接驱动共阳极LED数码管。

译码74LS48是BCD码到七段显示译码器，它可以直接驱动共阴极数码管。

其中，ABCD分别为输入端，OAOBOCODOEOFOG分别为输出端接到

数码显示管上的abcdefg上。LTN称为测试数码管信号，LTN=0时，那么所有的二

..

.v.

极管都发光，称为一个"8〞字，表示数码管显示正常，可以正常工作，否那么不

能。BIN称为灭灯信号，当BIN=0时，那么无论ABCD为何值，均不显示；RBIN

称为灭零信号，当RBIN=0时，如果ABCD=0000，那么显示管不显示，RBON称

为灭零输出端，当ABCD=0000时，那么RBON输出为0。

需要显示时，只需将74LS48的显示译码器的输出端接到数码显示管上对应的位

置即可。

4.5校时电路的设计

当数字钟接通电源或者计数出现误差时，需要校正时间。校时是数字钟应具

备的根本功能。一般电子手表都具有时，分，秒等校时功能。为了使电路简

单，这里只进展分和小时的校时。如下列图为校时电路逻辑图。

对校时电路的要，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒

和小时的正常计数。校时方式有"快校时〞和"慢校时〞两种，"快校时〞是通过

开关控制，使计数器对1Hz的校时脉冲计数。"慢校时〞是用手动产生单脉冲作为

校时脉冲。图示电路为校"时〞，校"分〞电路。其中S1为校"分〞用的控制开关，

S2为校"时〞用的控制开关，他们的控制功能如图表示。校时脉冲采用分频器输

出的1Hz脉冲，当S1或S2分别为"0〞时可以进展快校时。如果校时脉冲由单次脉

冲产生器提供，那么可以进展慢校时。

需要注意的是，校时电路是由与非们构成的组合逻辑电路，开S1或S2为"1〞或

"0〞时，可能会产生抖动，接电容C1，C2可缓解抖动。所以实际使用时，一般会

接一个RS触发器，将其改为去抖动开关电路。

S1S2功能

..

.v.

4.6定时控制电路的设计

数字钟在指定的时刻发出信号，或驱动音响电路"闹

时〞〔这里用可用指示灯来代替音响电路〕；或对

某装置的电源进展接通或断开"控制〞。不管是闹还

是控制，都要求时间准确，即信号的开场时刻与持

续时间必须满足规定的要求。

例如要求6时59分发出闹钟信号，持续时间为1分钟

这是对应数字中的时个位计数器的状态10123

)(

H

QQQQ

=0110，分十位计数

器的状态为20123

)(

M

QQQQ

=0101,分个位计数器的状态为10123

)(

M

QQQQ

=1001。假

设将上述技术其输出为1的所有输出端经过与门电路去控制指示灯，可以使指示

灯正好在6点59分亮，持续1分钟后熄灭，所以闹时控制信号Z的表达式为

Z=

103202112

)())(

MMH

QQQQQQ••（

4.7方案一整体电路图

4.8模块接线图及仿真结果

4.8.1用ＥＷＢ软件绘制的单元接线图

分频振荡模块：

计数器模块：

图3时计数单元接线图

图4分、秒计数单元

校时电路：

定时电路：

4.8.2单元模块仿真

分频仿真结果：

11

10

01

计数

校分

校时

..

.v.

计数器仿真结果：

图5时钟结果仿真图

由图5可知，该时刻为1时28分51秒。

4.8.3整体仿真

此时仿真出时刻为10时0分0秒。

五.测试结果分析

根据在ＥＷＢ软件中的仿真结果及相应的分析可知，电路可以实现设计要

求，可以实现数字钟的根本功能，既计数功能，其时间以数字形式显示时、分、

秒的时间；小时的计时要求为"12翻1〞，分和秒的计时要求为60进位。基于仿

真结果可以认定，此次多功能数字钟的设计是成功的。

六．面包板

面包板〔也叫集成电路实验板〕是电路实验中一种常用的具有多孔插座的插件板，

在进展电路实验时，可以根据电路连接要求，在相应孔插入电子元器件的引脚以

及导线等，使其与孔弹性接触簧片接触，由此连接成所需的实验电路，是用于搭

试电路的重要工具。

面包板的构成

面包板的外观和部构造如下列图，面包板分上下两局部，上面局部一般是由

一行或两行的插孔构成的窄条，行和行之间电气不连通。每5列插孔为一组，通

常的面包板上有10组或11组。对于10组的构造，左边3组部电气连通，中间

4组部电气连通，右边3组部电气连通，但左边3组、中间4组以及右边3组之

间是不连通的。对于11组的构造，左边4组部电气连通，中间3组部电气连通，

右边4组部电气连通，但左边4组、中间3组以及右边4组之间是不连通的。假

设使用的时候需要连通，必须在两者之间跨接导线。下面局部是由中间一条隔

..

.v.

离凹槽和上下各5行的插孔构成。在同一列中的5个插孔是互相连通的，列和列

之间以及凹槽上下局部那么是不连通的。

面包板实验套材

电子控制电路根本实验所用的元器件包括：电池组2组〔3V、6V，带电池卡、电

极引线〕。面包板〔SYB-130或118、SYB-46型〕。4只〔红、绿、黄、橙〕，三

极管4只〔8050、9013×2、9014〕，数码管〔LC5011〕。数字集成电路10块〔74LS00、

74LS02、74LS04、74LS08、74LS32、74LS73、74LS74、74LS86、4511、4518〕。

继电器〔JRC-21F〕，双金属复片〔启辉器〕，磁控开关1套〔条形磁铁、干簧管

开关〕，压电瓷片〔φ27mm，带共鸣壳体〕，电子蜂鸣器〔3V或6V〕，小电灯1

个〔3.8V〕，玩具直流电动机〔3V，带小螺旋桨〕。接钮开关2个，导线假设干

和元器件盘。此外，还需要准备常用的工具，如镊子、桃形钳和一字小改锥，自

选实验所需添加的一些元器件等。

面包板的使用及本卷须知

在具体使用的时候，通常是两窄一宽同时使用，两个窄条的第一行一般和地线连

接，第二行和电源相连。由于集成块电源一般在上面，接地在下面，如此布局有

助于将集成块的电源脚和上面第二行窄条相连，接地脚和下面窄条的第一行相

连，减少连线长度和跨接线的数量。中间宽条用于连接电路，由于凹槽上下是不

连通的，所以集成块一般跨插在凹槽上。插入面包板上孔引脚或导线铜芯直径为

0.4～0.6mm，即比大头针的直径略微细一点。元器件引脚或导线头要沿面包板的

板面垂直方向插入方孔，应能感觉到有轻微、均匀的摩擦阻力，在面包板倒置时，

元器件应能被簧片夹住而不脱落。面包板应该在通风、枯燥处存放，特别要防止

..

.v.

被电池漏出的电解液所腐蚀。要保持面包板清洁，焊接过的元器件不要插在面包

板上。

七．设计过程中出现的问题

在设计好电路进展仿真时秒计数器出现"1,4,5,2,6,7,8，9〞的计数，后来仔细

检查电路是因为74LS90与数码管引脚的接线错误

八.实验用到的器件

1.共阴数码管6个

2.74LS1911个

3.74LS907个

4.D触发器1个

5.与非门15个或非门3个与门2个

6.3.3K电阻5个

7.555定时器1个

8.开关、电容假设干

9.蜂鸣器1个

10.开关、电容假设干